7nmでのHPC向けASICの設計メソドロジ。左が新テクノロジ、右が設計ステージ

7nmでのHPC向けASICの設計メソドロジ。左が新テクノロジ、右が設計ステージ