後藤弘茂のWeekly海外ニュース


Katmai対AMD-K6+ 3D対Cayenne、その先にはMercedが見える

●AMDとCyrixが次世代MPU技術を発表

 PC業界では、来年登場する第2世代のPentium II(コード名Deschutes:333MHz以上)に期待をかけている段階だというのに、MPU業界は早くもその“次”と“次の次”の世代のMPUで盛り上がっている。戦いは、400MHz動作クロッククラスの性能に、浮動小数点演算性能の拡張へと移り、さらにその先には命令セットレベルの革新が見えてきた。これが、すべてこれから2年以内にPC用MPUに起こることなのだ。

 すでに何回かこのコーナーでも取り上げた通り、今週開催されたMPU業界のカンファレンス「Microprocesor Forum1997」で、米Intel社、米AMD社、米Cyrix社などx86系PC市場のメインプレイヤーたちは一斉に新技術や製品の概要、ロードマップなどを発表した。

AMDが明らかにしたのは、MMX命令を独自に拡張した「AMD-K6 3D」とそれに2次キャッシュをインテグレートした「AMD-K6+ 3D」。この概要は、15日の本誌のニュース「AMD、K6+3DやK7を含む新プロセッサのロードマップを発表」ですでに報じている。一方、Cyrixが発表したのは次世代のMPUコア「Cayenne」と、それを使用した統合型MPU「MXi」。これは16日に「Cyrix、次世代CPUアーキテクチャーを発表」で報じている。

 この2社の次世代MPUのアーキテクチャで共通するのは、400MHzクラスの性能を狙い、またMMXレジスタを使った浮動小数点演算ユニットを新たに設け、それに対応する命令セットの拡張を行ったこと。つまり、簡単に言ってしまえば、3Dグラフィックスが速くなる拡張をしたということだ。

 すでによく知られている通り、これまでのMMXは3Dグラフィックスにはそれほど効果がなかった。それは、MMX命令が整数演算に限られていたからだ。そのため、今では浮動小数点演算ばかりになってしまったジオメトリパイプラインにはMMXはほとんどの場合、効果がなかった。また、レンダリングパイプラインでも、今の3D系ゲームなどは画面上のポリゴンが小さくなってしまった(ポリゴン数が増えた)ために、MMXの効果は薄くなってしまった。MMXはひとつのポリゴンのなかの各ピクセルに対する処理にしか効かないので、ポリゴンが大きいか色数が多い場合にしか大きな効果は出ないのだ。しかも、3Dグラフィックスチップの性能が高まり、レンダリング処理はグラフィックスチップにまかせた方が合理的になった。その場合、必要なのは浮動小数点演算性能だというわけだ。

●Katmaiに先手を打とうと急ぐ

 というわけで、AMDとCyrixは3Dを意識したMMXの拡張を行ってきたわけだが、Intelがそれを指を加えて見ているわけはない。というか、AMDとCyrixの動きは、じつはIntelの次の手に先んじようという動きなのだ。それは、IntelもDeschutesの次のMPU「Katmai(コード名)」でMMX命令セットの拡張を行うと見られているからだ。この新しい命令セットはMMX2というコード名で呼ばれていることが知られているが、その焦点も浮動小数点演算性能の拡張にあると、MPUや半導体業界の関係者は口を揃える。Katmaiは、3D性能のレベルアップを売り物に、動作周波数としては400MHzクラスで登場、デスクトップ用Deschutesの上位(サーバー用は別)として入ってくるとウワサさられている。Katmaiが登場すると見られているのは、現在のところ'98年末から'99年早期、それに対してAMDは来年前半にK6-3Dを、Cyrixは来年後半にMXiを投入するとしている。AMDもCyrixも、このKatmaiをにらんで、できるだけ早く出そうという展開なのだ。

 両社にとって重要なのは、Intelに追いつき、そしてどこかの時点でIntelを越すことだ。PentiumII対K6対6x86MXでは、MPUの発表自体はほぼ同時期だった。そして、Intelの次の手はわかっている。となると、そこで勝負をかけて一気に抜こうとかかるのは当然の展開と言えるだろう。そして、そのチャンスのためには、あえてKatmaiのMMX拡張とは互換性のない命令セットの拡張も辞さなかったというわけだ。

 そう、今回の場合、最初のMMXとは違い、両社の拡張は独自のものだ。となると、ソフトが対応しなければ意味がなくなってしまうわけだ。しかし、今回はそれでもなんとかなるという読みが両社ともにあったのだと思われる。というのは、新しい命令は実質的に3Dで使われることが主体になると思われるので、3Dグラフィックスライブラリで吸収させることができるからだ。AMDは日本での発表時に、AMD-K6 3Dが出る時にはDirectXでサポートされることを強調していた。Microsoftとは相当早い時点から共同作業を行っているという。

●プロセス技術の戦い

 さて、AMDは今回、K6に関してできることは全てやるという決意を示したらしい。MMX命令セットの拡張だけでなく、K6+ 3Dでは256KBの2次キャッシュまでチップに内蔵してしまった。これはどう意味があるかと言うと、Pentium IIのDIB対策だ。Intelは、Pentium IIではDIBというアーキテクチャでキャッシュメモリ用のバスをシステムバスから分離した。Intelは、Pentium II用スロットである「Slot 1」が優れている根拠として、DIBによりバスボトルネックが少なくなり、高いクロックでもシステムパフォーマンスが落ちないことを挙げている。AMDは、特許の問題などからPentium IIとバスプロトコル互換のMPUを出すことができないと見られ、K6+ 3DまではSocket 7で行く。しかし、それでは400MHzレベルの戦いは苦しいのは見えている。そこで2次キャッシュを内蔵して、チップ上でキャッシュ専用のバスを設け、それをシステムバスと分離することでDIBと同じ効果をSocket 7で実現しようとしたわけだ。

 このAMDのアプローチで目立つのは、プロセス技術の有利を最大限に活かそうとしている点だ。こうした拡張の結果、AMD-K6+ 3Dは2,130万トランジスタという化け物のような集積度(Pentium IIは750万トランジスタ)になった。ところが、ダイ(半導体本体)サイズは0.25ミクロンプロセスで製造して135平方mmと、今のK6よりも小さい。ダイサイズが小さいということは、一般的には製造で有利になる。ちなみに、0.35ミクロン版のPentium IIは203平方mmで、これが0.25ミクロン版になってもおそらく100平方mmを切ることはないと見られている。

 これはAMDのK6が、5層のメタルレイヤに加えてローカルインターコネクトと呼ばれるさらに下層のレイヤーを持っているためだ。これは、実質的に第6層目と数えてもいいレイヤーで、SRAMのセルを小さくするのにかなり効果があるという。この技術は、IBMがお得意だったはずだが、AMDもこれを採用したことで大容量キャッシュの搭載が可能になったと見られる。また、ダイサイズが小さいのは、チップ表面にボンディングパッドを配置するC4(Controlled Collapse Chip Connection)flip chip配線技術もかなり寄与している。ちなみに、Cyrixも次のCayenneとMXiでC4を採用、Cyrixチップの悩みのタネだったダイサイズの大きさを解消するつもりだ。

Intelは、現状ではまだこのどちらの技術も採用していない。

●IntelはIA-64技術の根幹を発表

 今回、Intelはライバル2社に対する対抗姿勢を明らかにはしなかった。つまり、MMX2とKatmaiに関しては、まだベールをはがさなかった。しかし、Intelというのは意外と戦闘的な企業なので、AMDとCyrixに先手を打たれたままではいないだろう。おそらくそれほど遠くない時点で、何らかのカタチで自社のMMX拡張を明らかにするのではないだろうか。いずれにせよ、ソフトメーカーに対応してもらうことを考えると、実際のKatmaiの発表前に公表するものと思われる。

 さて、Intelは、今回のMicroprocesor Forumでは、Pentium II世代ではなく、その次の世代の技術にフォーカスを当てたようだ。長いこと待たれていた64ビットMPU「Merced」の命令セットIA-64のベース技術と概要を明らかにしたのだ。これも15日の本誌「IntelとHP、共同で「Merced」の基礎技術を発表」で報じられているが、ポイントとなっているのは「Explicitly Parallel Instruction Computing (EPIC)」という技術だ。この技術については、そのうちまた詳細をこのコーナーで扱いたいが、大ざっぱに言うと、MPUからコンパイラに命令のスケジューリング機能の多くを移したということだ。今のハイエンドMPUは、結局この命令のスケジューリングに大きなシリコンを割き、それが並列実行度を高める限界にもなってしまっている。それを解決するためにEPICでは、複数命令を1命令に格納し、さらにそれぞれ命令の依存関係も記述する。投機実行とかメモリからのロードなどの先行した実行なども、命令側に含むらしい。

 こうしたアプローチでは、カギを握るのは言うまでもなくコンパイラとなる。そのために、米Hewlett Packerd社と組んだわけだが、十分にアーキテクチャの利点を引き出せるほどインテリジェンスの高いコンパイラが出せるかどうかがカギとなるだろう。ただ、大きな利点もある。コンパイラなら、次々にバージョンアップして最適化の度合いを高めてゆくのがMPUより簡単ということだ。

('97/10/17)

[Reported by 後藤 弘茂]


【PC Watchホームページ】


ウォッチ編集部内PC Watch担当 pc-watch-info@impress.co.jp