【業界動向】

　米Intel社と米Hewlett-Packard社は、開催中の「Microprocessor Forum」で、次世代CPU「Merced」の基礎技術となる「Explicitly Parallel Instruction Computing (EPIC)」と「64bit Instruction Set Architecture (ISA)」を共同発表した。両社は'94年6月から、共同で次世代CPUのアーキテクチャーの開発を行なっている。

　「EPIC」は、1つの長い命令に含まれる複数の命令間の関係をコンパイラが記述することで、分岐の数を減らし高い確率で分岐ミスの予測を行なう。また、メモリとCPU間のウェイトも減少するとしている。

　リリースのなかでIntelは、「64ビットのマイクロプロセッサはより多くの並列実行を行なうため、性能向上の妨げとなる分岐命令や、プロセッサとメモリ間の遅延、現在の逐次型プログラミング・モデルがより重要な問題となる。EPIC技術は、これらの問題を解決し、IA-64が高性能化とコンピューティングの進展を実現できるようにする。64ビット命令セット・アーキテクチャ（IA-64）プロセッサは、IA-32ベースのソフトウェアおよびオペレーティングシステムとの完全互換性を維持し、ハイエンドのサーバやワークステーションに必要な性能と機能を提供する。」と述べている。

　HPも、「両社が協力して策定したIA-64により、 従来にないレベルのシステム性能を実現する。次世代命令セット・アーキテクチャは、プレディケイションと投機、並列実行を採用し、RISC技術が抱える性能限界の問題を解決する。」と述べている。

　具体的な技術の詳細については、両社からのリリース発表はまだ行なわれていないが、明らかになりしだい続報をおおくりする。

□米Intel社のホームページ
http://www.intel.com/
□ニュースリリース
http://www.intel.com/pressroom/archive/releases/SP101497.HTM
□ニュースリリース（和訳）
http://www.intel.co.jp/jp/intel/pr/press/ia-64.htm
http://www.intel.co.jp/jp/intel/pr/press/jointhp.htm

□米Hewlett-Packard社のホームページ
（10月15日現在、この件に関する情報は掲載されていない）
http://www.hp.com/
□Microprocessor Forumホームページ
http://www.chipanalyst.com/mpf/index.html

('97/10/15)

[Reported by date@impress.co.jp]