|
|
●モバイルが先行する3GIOの計画
 |
| リチャード・ビーク エグゼクティブディレクタ |
Intelが提案し、PCI-SIGによって標準化されることになった次世代I/O規格「PCI 3GIO」のスケジュールや技術の一部が明らかになった。これは、コード名「Arapahoe(アラパホー)として8月3日に発表された技術で、現在はPCI 3GIOまたは3GIOと呼ばれている。Intel、Compaq Computer、Dell Computer、IBM、Microsoftの5社がドラフトを策定し、それをPCI-SIGのメンバーがレビューして標準仕様を策定する。
27日から米サンノゼで開催されている「Intel Developer Forum(IDF)」で行われた、プレス向けの説明によると、3GIOのドラフトスペックが策定されるのは年内。来年第1四半期にはPCI-SIGメンバー企業によるスペックレビューが始まる見込となっている。その後、来年前半にスペックのリリース、2003年前半中にテスト機器やツールが登場し、搭載パソコンや対応デバイスが登場するのは2004年～2005年になるという。
興味深いのは、3GIOがまずモバイルからインプリメントされること。「モバイル製品が登場するのは2004年の頭。デスクトップ製品はそれより少し遅れて2004年の後半、その次がサーバーでこれも2004年後半に製品が登場する。面白いのは、これまでの規格では、ハイエンドから出発してデスクトップ、さらにモバイルへと降りてきた。しかし、今回はモバイルとデスクトップからスタートして、そこから上へ行く」とPCI-SIGのリチャード・ビーク(Richard Beak)エグゼクティブディレクタ(Exective Director)は説明する。
2004年に登場する3GIOテクノロジは、(少なくともボード間の接続に関しては)比較的帯域の狭い3GIO 1Xまたは2X規格になる見込みだ。サーバーでは、3GIO 1X/2Xがローエンドのサーバー&ワークステーションにまず導入され、次に、3GIO 8Xや16Xといったより広帯域の技術がハイエンドサーバーに導入される。「8X/16X製品は1年後の2005年後半に来る。8X/16Xは1Xや2Xとは多くの面で変わるだろう」(ビーク氏)という。また、RAIDカードやNICなどのオンボードソリューションでは、ペリフェラル側で1X～4X、マスター側はそれを4つ束ねる(4X～16X相当?)広帯域技術が2004年前半に導入される。
ただし、これらの時期はあくまでもPCI-SIGによる予想。「これより早くなることも遅くなることもありうる。しかし、これまでの実績を考えると、この予定はどちらかと言うと控え目なものだ」とビーク氏は語る。各フォームファクタ別のスケジュールの詳細は、下のプレゼンテーションの通りだ。
 |
 |
| サーバー向けフォームファクタのスケジュール | デスクトップ向けフォームファクタのスケジュール |
 |
 |
| モバイル向けフォームファクタのスケジュール | RAIDカード、NICなどのスケジュール |
●モバイルからサーバーまでをカバー
ビーク氏によると、現在のPCIやPCI-XとPCI 3GIOとの棲み分けは次のようになるという。
・PCI
デスクトップやモバイルPCのI/Oニーズに応える
・PCI-X
今日と将来のサーバー&ワークステーションのニーズに応える
・PCI 3GIO
最小のピン数と低消費電力が求められるソリューションとPCI-Xを超える性能までのスケーラビリティが必要な領域
つまり、現在はPCはPCIでサーバー&ワークステーションがPCI-Xに分かれているが、3GIOではワンアーキテクチャでその両方をカバーするというわけだ。これだけのスケーラビリティが可能になるのは、3GIOのピン数が少ないためだ。例えば、3GIO 1X/2XでのI/Oピン数は、4～8ピンだという。「ピン数はマネー。ピン数が少なければコストを削減できる」(ビーク氏)ため、ローエンドもカバーできる。
3GIOのピン数が少ないのは、フルシリアルのテクノロジであるためで、例えばクロックも別なクロック信号線で送るのではなく、データに埋め込むエンベデッドクロック方式を取ると思われる。広帯域へのスケールアップは、シングルリンクを複数束ねることで実現すると見られる。実際、Intelのパトリック・ゲルシンガ副社長兼CTO(Intel Architecture Group)は、今年4月のIDF Japanで来日した際に、3GIOでは複数のシリアルリンクを束ねて広帯域を実現すると説明していた。
ただし、今回は具体的なターゲットクロックや帯域は明確にはされていない。現状で明らかになっているのは、1X～2Xで250～500MB/secになる見込みであること。つまり、1シリアルリンクが250MB/secと考えられる。ただし、オンボードソリューションではマスター側(4X～16X相当?)の帯域が1～8GB/sec以上とされており、この場合は1リンク500MB/sec以上も想定されていることがわかる。
●3GIOのチップセットへのインプリメント
では、3GIOのPCへの実際のインプリメントは、どのようになるのか。PCI-SIGが予想する3GIO世代のチップセットの姿を見てみよう。まず、デスクトップでは図1のような姿を想定する。3GIOはノースブリッジチップとサウスブリッジチップ間の接続のほか、サウスブリッジと拡張デバイス間が見込まれ、またノースブリッジとグラフィックスチップ間も想定される。
ここで面白いのは、HyperTransportとの共存(ある程度の期間?)も想定していること。チップセット間のインターコネクトは3GIOまたはHyperTransportと示されている。この領域ではHyperTransportが2～3年先行してしまうため、これは現実的な解かもしれない。また、3GIOのアプローチは拡張ボードもチップ間接続と同時に推進するため、チップ間接続を先行させるHyperTransportとは領域がずれる。
もうひとつのポイントは、グラフィックスとの接続もAGPあるいは3GIOとなっていること。ただし、これに関してはPCI-SIGが積極的にグラフィックス向けのスペックも策定して推進するということでは今のところない。「どうなるか予想するのは難しいが、誰かがそうした(グラフィックス)のアプリケーションを提供するかもしれない。スケーラビリティの利点などがあるからだ」、「我々がすることは、テクノロジをアベイラブルにし、業界スタンダードとして提供すること。あとはマーケットが決める」(ビーク氏)という。PCIを拡張してAGPが登場したように、3GIOを拡張した「シリアルAGP」の展開があるとしても、それはまだ先のステップとなるだろう。
一方、モバイルのソリューションは図2のようになる。ここで目立つのは、3GIOによるドッキングステーション接続が示されていること。また、モバイルではI/Oボードとの接続も3GIOに移行が進むと見ているようだ。
実際、今回のIDFでは、モバイル向けの「Mini PCI 3GIO Type II」カードの構想が示された。それが図3だ。それによると、現在のMini PCIでは133MB/secの帯域を50のI/Oピンで実現しているのに対して、Mini PCI 3GIOでは4または8ピンで、250～500MB/secを実現できるという。
 |
 |
 |
| 図1：デスクトップへのインプリメント | 図2：モバイルへのインプリメント | 図3：Mini PCI 3GIO Type IIの構想 |
●既存のPCI規格も飲み込む
モバイルでのPCI 3GIOの展開は、レガシーのPCI/PCI-Xとの並存がしばらく続くと予想されるデスクトップとは異なる。デスクトップのブロック図を見ると、こちらはサウスブリッジにPCI 3.0のボード/デバイスがぶら下がる形となっている。このPCI 3.0は、2002年に登場するPCI規格で、以下のPCI規格を統合する包括的な規格を示す。
・従来型PCI
・PCI-X
・PCI 3GIO
・Low Profile PCI
・Mini PCI
・Mini PCI 3GIO
・PCI to PCI Bridges
・PCI DDR(QDRを含む)
・PCI Hot Plug
 |
| 既存のPCI規格との並存 |
つまり、従来のPCI規格のスロットやデバイスも組み入れられるわけだ。では、どうやって3GIOとこれまでのPCI規格を並存させるのだろう。それについては、じつは、PCI-SIGが7月のPlatform Conferenceで示している。図4がPCI-Xとのロジカルなヒエラルキで、ビーク氏もこの図の通りになると認めている。この図ではSwitchとなっているのが、実際には3GIOとなる。この3GIOコアが、チップセット内部で、PCI-XやPCIへのブリッジコアとシリアル接続する形になる。
いよいよスケジュールが見えてきた3GIO。チップ間接続だけでなく、拡張ボードまで一気に展開する計画により、ポストPCIの座に一気に向かおうとしているようだ。
(2001年8月29日)
[Reported by 後藤 弘茂]