Intel CPU トランジスタ移行図

　Intelは次世代モバイルCPU「Banias(バニアス)」では7,700万トランジスタを搭載する。そして、2003年中には、IntelのPC向けCPUのトランジスタ数は間違いなく1億の大台を突破する。というのは、2003年後半に登場するBanias後継CPU「Dothan(ドタンまたはドーサン)」の場合、2MBのL2キャッシュSRAMだけで1億以上のトランジスタを必要とするからだ。マイクロアーキテクチャがBaniasから大きく変わらなくても、Dothanは1億3,000万トランジスタ程度の規模になる。そして、同じ2003年後半に登場するPentium 4後継の「Prescott(プレスコット)」のトランジスタ数も、おそらく1億に近づくか1億を超えるだろう。

　IntelのCPUのトランジスタ数は、ほぼムーアの法則に従って増えている。L2キャッシュをCPUに搭載するようになって以降の世代で見ると、「Intel CPUのトランジスタ数」の図のようにきれいに並ぶ。およそ、2年で2倍のペースで増加している。

　だが、面白いことに、目をダイサイズ(半導体本体の面積)に転じると話は大きく違ってくる。Baniasは、従来のIntelのCPUとは異なり、最初からローエンド向けもカバーできる比較的小さなダイのCPUだからだ。

●Intel CPUのダイサイズの法則

　IntelのCPUには、3段階のダイサイズがある。これは、製造プロセス技術が1世代進化すると、ダイサイズが50～60%に縮小するためだ。典型的には、最初に300平方mmクラスのダイで登場し、次のプロセスで150～200平方mm程度に縮小し、3世代目のプロセスで140平方mm以下、しばしば100平方mm以下にまで縮小する。「Intel CPU die size guesstimate」の図を見るとわかるとおりだ。

Intel CPU die size guesstimate

　しかし、Baniasはこの流れに沿っていない。最初からいきなり140平方mm以下のダイで登場するからだ。Baniasのダイサイズは正式に発表されていないが、IDFなどで見たサンプルチップを見る限りそれほど大きくない。正確に測るわけには行かなかったが、モバイルPentium 4-Mよりは確実に小さく、目算では100平方mm程度に見える。違ったとしても、それほど大きくは外れていないだろう。

　そうすると、Dothanになるとダイは80平方mm程度まで縮小すると思われる。0.13μm版Pentium III(Tualatin:テュアラティン)程度のダイになることになる。つまり、ダイサイズを見る限り、Baniasファミリは従来のメインストリーム→バリューというダイ移行の流れに沿っていない。また、Baniasの製造コストは原理的にPentium 4系より低くなる。おそらく、Dothanも同様にPrescottより低コストだろう。

●トランジスタ数のわりに小さいBaniasのダイサイズ

　次世代コアのトランジスタ数を持ちながら、ダイサイズはバリュー版。Baniasがこんなことを達成できた理由は2つある。まず、Baniasの場合トランジスタ数の割りにダイ面積が少ないSRAMセルが1MB分ある。これだけで5,000万トランジスタを数える。

　しかし、L2キャッシュ以外の部分の面積も小さい。これについては、「Special Sizing Techniques」と呼ぶ技術で、回路レベルから見直してダイを縮小している。この技術の内容はわかっていないが、Baniasの開発チームはそもそもダイサイズを減らす技術に関しては実績がある。

　同チームは、以前、キャンセルになった統合CPU「Timna(ティムナ)」を開発した。2000年秋のIDFで、TimnaのアーキテクトであるIlan Spillinger氏(Principal Engineer、iMPG Arch manager)は、ゲートサイズを減らすことで各セル(機能ブロック)の面積を20%減らし、複数のセルを統合化したり、各セルの上にブロック間の配線レイヤーを配置することで配線面積も50%減らしたと説明した。

　また、そのときの説明では、こうした最適化のための新しい設計ツール(ソフトウェア)も開発したと言っていた。Intelの標準の社内製ツールを使わずに、ツールから新規に開発することで、圧倒的なダイサイズ削減を実現したわけだ。同じアプローチはBaniasにも受け継がれていると見られる。

●Baniasはフルスクラッチか派生品か

　Baniasの大きな謎のひとつは、このCPUが果たしてフルスクラッチで開発されたアーキテクチャなのか、それとも既存のアーキテクチャの派生品なのかだ。

　Intelは、通常最初のアーキテクチャで2～3プロセス世代に渡ってCPUコアを作り、それから派生アーキテクチャを作る。Pentiumは3プロセス世代目で発展型のMMX Pentiumが産まれ、Pentium Proは2プロセス世代目でPentium IIへ、3プロセス世代目でPentium IIIへ派生した。Baniasも開発期間を考えると、完全にフルスクラッチというのは考えにくかった。

　そもそも、IntelがBaniasについてヒントを出し始めたのは、2000年秋のIDFだった。当時Intelの上級副社長兼Intel Architecture Groupのジェネラルマネージャだったアルバート・ユー上級副社長が、インタビューの中でモバイル向けCPUの開発を担当するグループを編成したことを認めたのだ。そして、その1カ月半後の「Microprocessor Forum(MPF)」で、正式にBanias(まだコードネームは伏せられていた)が開発中であることを発表したのだ。

　もちろん、実際にはそれより前から開発はスタートしていたはずだが、99年中から本格的にやっていたとは思えない。だとすると、Baniasの開発期間は3年程度ということになり、通常4年のIntelの新アーキテクチャCPU開発期間と比べると短い。しかも、もともとはBaniasの導入時期は、もう少し前に予定されていた形跡がある。だとすると、もっと開発予定期間は短かったはずだ。また、Baniasを担当したイスラエルチームは、これまでMMX PentiumやTimnaといった派生品を担当したことはあったが、CPUアーキテクチャをゼロから開発したことはなかった。

　こうしたことから、当初はBaniasは既存のCPUの派生品だと考えられていた。実際、Intel以外の、CPU業界の多くの人達もそう発言していた。そして、Baniasが派生品だとしたら、そのベースにはPentium IIIコアを使うのが自然だった。普通に考えたら、トランジスタ数の少ないPentium IIIをベースに、モバイル拡張するというのがストレートなアプローチだからだ。

　だが、徐々に明らかになりつつあるBaniasの姿は、こうした予想とはかなり違っている。アーキテクチャを見ると、単純な派生品では全然ない。CPUコアのトランジスタ数にしても、Pentium III系の2倍以上になっている。もしBaniasが、スタート時点ではPentium IIIをベースにしたとしても、アーキテクチャ拡張が大幅に加えられて、ほとんどフルスクラッチに近いものになっていると思われる。このことは、Intelが新しい方向性のアーキテクチャのCPUコアを手に入れたことと、新しいCPUアーキテクチャ開発チームを手に入れたことを示している。

□関連記事
【9月19日】【海外】Pentium III/4を大きく超えると予想されるBaniasの効率
http://pc.watch.impress.co.jp/docs/2002/0919/kaigai01.htm
【9月13日】【海外】徹底してロスをなくすBaniasのアーキテクチャ
http://pc.watch.impress.co.jp/docs/2002/0913/kaigai02.htm
【9月12日】【海外】7,700万トランジスタを電力効率向上に費やす「Banias」
http://pc.watch.impress.co.jp/docs/2002/0912/kaigai01.htm

□バックナンバー

(2002年9月20日)