|
 |
| Baniasについて発表したアナンド・チャンドラシーカ)副社長 |
まず、今回の最大の驚きのひとつは、Baniasのトランジスタ数だ。Baniasのトランジスタ数は7,700万トランジスタ。これは、0.13μm版Pentium 4(Northwood:ノースウッド)の5,500万より多く、じつは、現在のデスクトップとモバイルPC向けCPUでは最高のトランジスタ数となる。
CPUの消費電力を減らそうという時、通常ならトランジスタ数を減らして物理的に消費する電力を減らすことを考える。これは、TransmetaのCrusoeや、Centaur Technology/VIA TechnologiesのC3を見るとよくわかる。両者は、アーキテクチャこそ違うものの、いずれもトランジスタ数をIntelやAMDのCPUの数分の1に減らして、低消費電力を達成している。
だが、Baniasが示しているのは、Intelがそうした素直なアプローチは採らなかったということだ。ほぼCPUのマイクロアーキテクチャ(内部アーキテクチャ)の改良だけで、デスクトップCPUよりはるかに少ない消費電力を達成していると見られる。つまり、Baniasは膨大なトランジスタ数を、電力効率の高いマイクロアーキテクチャを作ることに費やすことで、モバイル向けにするという発想のようだ。
これを、単純化すると下のような構図になる。
・通常のモバイルCPU＝トランジスタ数を減らす→低消費電力&低パフォーマンス
・Banias＝トランジスタ数は維持→トランジスタをパフォーマンス/電力効率の向上に費やす→比較的低消費電力&高パフォーマンス
つまり、Baniasはモバイル向けアーキテクチャと言っても、発想の方向性が(今の世代の)Crusoeとは全く異なることになる。
●ダイの40%がL2キャッシュSRAMで占められる
では、Baniasのトランジスタ数とダイを検証してゆこう。IDFで公開されたBaniasのダイ(半導体本体)レイアウトを見ると、かなりの部分がSRAMで占められていることがわかる。概算では、ダイ面積のうち約40%がL2キャッシュで占められている。以前このコラムで予想したよりL2キャッシュ面積は少ないが、PC向けCPUとしては非常に大きい。Baniasは1MBのL2キャッシュSRAMを搭載すると言われれているが、SRAMの面積を見る限りは、その情報は正しそうだ。
IntelのCPUのキャッシュSRAMは、計算では1セル6トランジスタの構造だと推測される。例えば、Northwood(5,500万)はWillamette(4,200万)より1,300万トランジスタが増え、L2キャッシュは256KB増えた。256KBが6トランジスタSRAMだとすると、トランジスタ数は約1,250万になるので、つじつまが合う。
 |
 |
| Baniasの仕様 | Baniasのダイレイアウト |
BaniasのL2キャッシュSRAMも同じセル構造だとすると、1MBキャッシュは約5,000万トランジスタで、Tagなどを差し引くとしても、CPUコアのロジック回路＋L1キャッシュに2,400～2,500万トランジスタが残ると推定される。一方、Pentium 4系は、NorthwoodとWillametteの差から逆算すると、CPUコアのロジック回路＋L1キャッシュが2,800～2,900万トランジスタ程度と推定される。
| 名称 | 総トランジスタ数 | L2 SRAM | CPUコア(+L1) |
| Banias | 7,700万 | 5,000万? | 2,400～2,500万? |
| Northwood | 5,500万 | 2,900万? | 2,800～2,900万? |
非常にラフな計算なので、あまり正確とは言えないが、Baniasのロジック部分のトランジスタ数が、Pentium 4系より少ないものの、それほど極端には変わらないことが推測できる。少なくともPentium III系(L2なしのKatmaiが950万)よりはBaniasの方がはるかに多いことになる。
これは、予想と大きく異なる。それは、CPUの中で、電力を大きく消費するのはロジック回路部分だからだ。モバイル向けのBaniasでは、当然、Crusoeのようにロジック部分のトランジスタ数を減らすと予想していたが、これは大きく外れたことになる。ロジック回路のトランジスタ数を減らして消費電力を下げるという発想ではないことを示している。
またダイレイアウトからはもうひとつのことがわかる。それは、Baniasのダイサイズが、トランジスタ数の割りに小さいことだ。目算ではBaniasはPentium 4-Mの75%程度のダイサイズに見える。Baniasは、ダイのトランジスタ密度がIntel CPUとしては非常に高いことになる。
●見えてきたBaniasの方向性
Baniasが、ロジック回路のトランジスタ数を減らして消費電力を下げるというストレートな発想のモバイルCPUではないことは、様々なことを意味している。まず、ひとつ明確なのは、Baniasもある意味で“パフォーマンス重視”のCPUであることだ。トランジスタ数を減らせば、それだけCPUのユニット数やフィーチャを削らなければならず、パフォーマンスはどうしても削れてしまう。しかし、Baniasはこれだけのトランジスタ数を費やすからには、パフォーマンスがIntelの主張するように高くても不思議はない。
それからもうひとつは、Baniasのポイントが、TDP(Thermal Design Power:熱設計消費電力)を引き下げるというより、動作時のパフォーマンス/電力効率を高めることにあることだ。正確に言えば、Baniasの場合、TDPはPentium III-Mレベルを維持して、その中での性能効率を追求していると思われる。トランジスタ数がこれだけ多ければ、TDPを下げるのはなかなか難しいが、トランジスタをCPUの実行効率向上に費やすことで、パフォーマンス/電力効率を高めることができるようになる。
実際、今回明かされたBaniasのTDPは下の通りで、ほぼPentium III-M時代と同じだ。つまり、CrusoeやC3のようにさらに下のTDPは狙っていない(今のところ)。
| BaniasのTDP | |
| 通常電圧版 | 25W |
| 低電圧(LV)版 | 13W |
| 超低電圧(ULV)版 | 8W |
こうした設計思想のため、Baniasの真価は、おそらく動作時に発揮される。今回、Baniasの性能は明確には示されなかったが、IDFのキーノートスピーチではMPEG4のビデオエンコードを7Wで実行するところをデモしてみせた。つまり、BaniasならULV版ですらMPEG4のエンコードを実際的な速度でこなせることになる。OEMによると、Intelは、Banias 1.6GHzのバッテリ駆動時の性能がPentium 4-M 2.4GHzを上回ると説明しているが、今回の発表で、これも真実味を帯びてきた。
では、Baniasのマイクロアーキテクチャは、パフォーマンス/電力効率を向上させるために、どのように工夫されているのだろう。次回のコラムでその点をレポートしたい。
(2002年9月12日)
[Reported by 後藤 弘茂]