イベントレポート

「ムーアの法則とCMOSの将来は揺るがない」

〜Intelの製造技術トップがISSCCで講演

 最先端半導体チップの研究開発成果が披露される世界最大の国際会議「ISSCC(International Solid-State Circuits Conference)」が米国カリフォルニア州サンフランシスコで始まった。参加者の推定人数は約2,900名であることが、本会議の初日である2月1日のプレナリセッション(オープニング)で明らかにされた。前年(2015年)の参加者数3,179名には及ばないものの、盛況であることは変わらない。

 プレナリセッションでは、恒例の招待講演(プレナリ講演)が実施された。最初の講演は、IntelのTechnology and Manufacturing Groupでエグゼクティブ・バイスプレジデント兼ゼネラル・マネジャーを務めるWilliam M. Holt氏が、「Moore's Law: A Path Forward」と題して行なった。

 講演の主題は2つ。1つは、「ムーアの法則」がいつまで続くか。もう1つは、「CMOSを超える新規のデバイス技術」の出番はいつ来るか、である。これら2つのテーマに関するHolt氏の回答は、極めて明快だった。結論を先に述べると、「『ムーアの法則』は経済的に見ても当面は揺るがない」、「『CMOSを超える新規のデバイス技術』が今後、CMOSを置き換えることはない」である。

「ムーアの法則」は経済的な合理性を維持

 ムーアの法則は微細化の継続と集積密度の増大によって維持される。最近は微細化の限界、即ちムーアの法則が限界に達しつつあるとの見解があちこちで見受けられるようになった。限界論の根拠は主に2つある。1つは経済的に微細化が成立しなくなるというもの。もう1つは、物理的にデバイスが動作しなくなるというものだ。半導体コミュニティでは物理限界よりも、経済限界が早期に訪れると考えられている。

 しかしHolt氏は、「ムーアの法則が経済的な限界に達しつつある」との見方を一蹴した。逆にムーアの法則を維持すること、言い換えると微細化を継続することが、経済的にも合理的な選択であると主張した。

 この主張は、以下のようなモデルによるものだ。コストを研究開発コスト(新規プロセス技術の開発コスト)と製造コストに分けて考える。コストの計算期間は10年間とする。そして10年間のトータルコストがいくらになるかを推定する。

 ムーアの法則を維持するために新規プロセスの開発を継続し、微細化を進めたとしよう。トータルコストは研究開発コスト(新規プロセスの開発コスト)と、新規のプロセス技術および微細化したプロセスによる製造コストの合計となる。1,160億ドルというのがトータルコストの推定値である。数値は示されなかったが、グラフからは研究開発コストの占める割合は10%程度に見えた。

 一方、10年間に微細化が全く進まず、同じ微細加工技術で半導体製造を続けたとしよう。この場合、研究開発コスト(新規プロセスの開発コスト)はゼロである。製造コストは、ずっと同じ加工寸法で製造を継続したコストであり、これがトータルコストとなる。トータルコストの推定値は2,700億ドルで、ムーアの法則を維持した場合に比べて約2.3倍に増える。つまり、ムーアの法則を維持することが、トータルコストの削減になる。

ムーアの法則を維持することによる経済性。ISSCC 2016の講演スライドから
10年間における半導体チップの製造コスト。左は微細化を進めてムーアの法則を維持した場合。右は微細化を止めて同じプロセスで製造し続けた場合。ISSCC 2016の講演スライドから

 このような違いが生じる理由は明白だ。Intelの半導体製品は、シリコンダイに載せるトランジスタの数を時間の経過とともに増やしてきた。微細化を止めてしまうと、トランジスタ数の増加とともにシリコンダイの面積が拡大し、1枚のウェハ当たりのシリコンダイの枚数が減少し、結果としてシリコンダイ当たりの製造コストが増加する。シリコンダイ面積の拡大を抑制するには、微細化が欠かせない。

 Intelでは、過去10年間における世代ごとの研究開発コストの増加は10%ずつに留まってきた。また世代ごとの製造コスト(トランジスタ1個当たり)は0.69倍のペースで減少してきた。先ほどのトータルコストの推定値が微細化なしのケースと同等になるためには、研究開発コストは世代ごとに190%以上の増加、あるいはトランジスタ当たりの製造コストが0.86倍にとどまる、という現状とはかなり離れた条件を満たすことが必要だとする。

 Holt氏は今後の10nm世代と7nm世代においてもこれまでと同等以上のペースで、トランジスタ当たりの製造コストが下がるとの見通しを示した。短くても7nm世代までは、ムーアの法則を維持していくことが、経済的にも適しているという意味だろう。

研究開発コストの増加ペース。ISSCC 2016の講演スライドから
トランジスタ当たりの製造コストの低下ペース。ISSCC 2016の講演スライドから
プロセス世代の推移とシリコン面積当たりのコスト(左)、トランジスタ1個の占めるシリコン面積(中央)、トランジスタ1個当たりの製造コスト(右)。ISSCC 2016の講演スライドから

 ただし、これらの推定にはトリックが隠されているように見える。それはIntel製品の量産規模が、半導体メーカーの中では突出して大きいことだ。膨大な数量を生産しているので、製造コストの比率が高く、研究開発コストの比率が低くなる。またシリコンダイ面積の大小(ウェハ1枚当たりのシリコンダイ数の増減)が製造コストに与える影響が大きい。

 言い換えると、量産規模の小さな半導体メーカーでは研究開発コストの比率が大きくなる。ムーアの法則の経済限界は、Intelよりも早期に訪れる。既に経済限界に達したとみられる製品分野が、実際には存在する。パワーデバイスや高性能アナログデバイスなどは微細化が進んでおらず、明白に限界の兆候が見てとれる。

「CMOSを超える新規のデバイス技術」の行方

 もう1つの主題に話題を移そう。「CMOSを超える新規のデバイス技術」の候補としてHolt氏は、トンネルFET(TFET)、強誘電体FET(FeFET)、スピントロニクスの3つを挙げていた。

 これまでにも「CMOSを超える新規のデバイス技術」は、研究開発の努力がなされてきた。しかしCMOSデバイスは数々の改良を重ねることで、半導体デバイスの主役であり続けた。

 Holt氏は、「CMOSを超える新規のデバイス技術」はCMOSデバイスとは「別物」であり、CMOSデバイスを置き換えることはないと予測する。ただし、CMOSデバイスの改良には役立つ。また研究開発の活発化には寄与する。

「CMOSを超える新規のデバイス技術」の候補。ISSCC 2016の講演スライドから
「CMOSを超える新規のデバイス技術」の位置付け。ISSCC 2016の講演スライドから

 ずいぶんと冷めた見方だが、半導体産業の王道であるとも言える。「既存技術の改良が最も強い」ことが立証され続けてきたのが、半導体開発の歴史だからだ。

(福田 昭)