CMOSデジタル回路の次を狙うナノ磁気デジタル回路

　磁気記録技術に関する世界最大規模の国際会議「MMM/Intermag 2013」が1月18日に無事、閉幕した。現地レポートもこれで最後となる。本レポートではこれまでご紹介できなかった興味深い研究成果をご報告する。

超々大容量ストレージを目指す磁壁メモリ

　初めにご紹介するのは、スピン注入メモリ(STT-MRAM：Spin Transfer Torque MRAM)のさらに先を狙う、次々世代の超大容量磁気メモリ技術である。強磁性体をナノメートルサイズの細い線(磁気ナノワイヤ)に加工し、微小な磁区(ドメイン)の連なりをデータとして記録する。「ドメイン壁(Domain Wall)メモリ」、「磁壁メモリ」などと呼ばれている。以前に国際学会IEDM 2011の現地レポートでご報告した、米国IBMが研究中の「レーストラックメモリ」も磁壁メモリの1種である。

　ここで「ドメイン壁」と「磁壁」はいずれも、磁区と磁区の境界を指す。隣接する磁区では磁化の向きが180度あるいは90度ずれているので、磁壁内では磁気モーメントの向きが回転するように連続的に変化している。

磁壁(Domain Wall)の概念。左端の磁区は右向き、右端の磁区は左向きに磁化されている。その境界が磁壁(黄色の領域)である。磁壁内では磁気モーメント(矢印)が回転するように向きを変えている

　磁壁メモリでは、磁気ナノワイヤに記録した磁区(実際には磁壁)を移動させることでデータを転送する。そして磁気ナノワイヤの先端に配置した磁気センサー(例えば磁気トンネル接合(MTJ)素子)で磁化の向きをデータとして読み取る。

磁壁メモリ(レーストラック・メモリ)の書き込みと読み出し。外部磁界あるいは電流注入によってデータを書き込み(左端)、スピン注入によって磁壁(青色の磁区と赤色の磁区の境界)を移動させてデータを転送し(中央)、磁気センサー(MTJ)によってデータを読み出す(右端)

　磁壁メモリはMRAM(磁気メモリ)と同様に、電源を切ってもデータ(磁化)が消えない。いわゆる「不揮発性メモリ」である。そして磁気ナノワイヤの本数を多くし、3次元的に折りたたむことで、シリコンの単位面積当たりの記憶容量を極めて大きくできる。NANDフラッシュメモリを超える大容量不揮発性メモリを実現可能として、研究開発が進められている。

　ただし、磁壁メモリはメモリとしての動作速度はそれほど高くない。磁気テープと同様に、シーケンシャルに書き込みと読み出しを実行するからだ。現在開発が進んでいる次世代不揮発性メモリの磁気メモリ、相変化メモリ、抵抗変化メモリと比べ、アクセス時間を短くすることは困難である。それどころか、読み出し時間はNANDフラッシュメモリよりもはるかに長く、書き込み時間もNANDフラッシュメモリより長くなってしまう可能性すらある。低速だが記憶容量が膨大なストレージ、というのが磁壁メモリに想定される用途だ。

　磁壁メモリの研究開発はまだ基礎的な段階にとどまっており、動作速度をうんぬんする以前の水準にある。磁気ナノワイヤを試作したり、磁気モーメントの振る舞いをシミュレーションしたりして、磁壁をどのように制御するかを模索している。MMM/Intermag 2013では1月16日の午後に磁壁メモリの講演セッションが設けられ、レーストラック・メモリを研究しているIBMと米スタンフォード大学の共同研究チーム(発表番号DC-04とDC-07)のほか、豊田工業大学の粟野博之教授を中心とする研究チーム(発表番号DC-01)、英国ケンブリッジ大学(発表番号DC-02)、フランスのパリ大学を中心とする共同研究チーム(発表番号DC-03とDC-05)、オランダのアイントホーヘン工科大学(発表番号DC-06)、米国マサチューセッツ工科大学(発表番号DC-08とDC-09)、米国カーネギーメロン大学(発表番号DC-10)が研究成果を発表した。

磁壁(Domain wall)の移動速度(縦軸)と電流密度(横軸)の関係。電流密度を上げると磁壁の移動速度が高まる(発表番号DC-01)

磁壁(DW)の移動速度(縦軸)と印加磁界(横軸)の関係(発表番号DC-03)

消費電力をCMOSの100分の1にするナノ磁気ロジック

　次にご紹介するのは、ナノメートルサイズの磁石(あるいは磁気モーメント)によって論理演算を実行する超低消費電力のロジック回路である。「ナノ磁気ロジック(NML：Nanomagnetic Logic)」あるいは「ナノ磁石ロジック(NML：Nanomagnet Logic)」と呼ばれている。

ナノ磁石の磁化方向とエネルギー状態。左は磁気モーメントが下向きの状態で、データ「0」に相当する。内部エネルギー(赤色の曲線)が低く、安定な状態である。中央は磁気モーメントが右向きの状態で、内部エネルギーが高く、不安定な状態にある。この中間状態を「ヌル(null)」と呼んでいる。右は磁気モーメントが上向きの状態で、データ「1」に相当する。内部エネルギーが低く、安定な状態にある

　微小な磁石を近接して並べ、外部から磁界を加えることで磁化の向きを制御する。隣接する磁石が磁気的に結合することで、論理演算が実行される。論理演算の結果は磁気センサーで読み出せる。

ナノ磁気ロジックの回路例。多数決論理ゲートである。3つの入力の多数決による結果を出力する。左は真理値表。右はナノ磁石のレイアウト

　ここで重要なのは、ナノ磁気ロジックでは、磁化の向きを外部から変更するとき以外は、一切のエネルギーを必要としないことだ。電源を切っても論理値が消えない、不揮発性のロジックを実現している。このため原理的にはCMOSロジックをはるかに超える、消費電力の極めて少ないロジック回路を開発できる。同じ寸法と同じ遅延時間でCMOSロジックとナノ磁気ロジックを比較したとき、ナノ磁気ロジックが消費するエネルギーはCMOSロジックの50分の1～130分の1で済むとの計算結果がMMM/Intermag 2013では発表されていた(米国ノートルダム大学のBernstein教授による招待講演から、発表番号GF-07)。

　また具体的には、100億個のナノ磁石が1秒間に1億回の頻度でスイッチングしたとしても、消費電力はわずか0.1Wほどで済むとの推定値が出されていた(同上)。これは、動作周波数が100MHzで論理ゲート数が1億ゲート(100個のナノ磁石を1個の論理ゲートと仮定)のマイクロプロセッサを作製した場合に、動作時の消費電力は0.1Wに満たないという、消費電力の極めて少ないプロセッサが原理的には実現できることを意味する。

ナノ磁気ロジック(多数決論理ゲート)の試作例。上は光電子顕微鏡(PEEM：Photo Emission Electron Microscope)の観察像。下はナノ磁石のレイアウト。左側の数字が入力、右側の数字が出力

　ただし、現実にはナノ磁気ロジックはそれほど高速に動作するとは考えられていない。最先端のCMOSロジックに動作周波数で追いつくことは不可能だと見られている。強みはあくまでも、消費電力が極めて少ないことにある。

　研究開発は基礎研究段階で、実用化までの時間は非常に長い。MMM/Intermag 2013では、多数決論理ゲートや全加算器などの基本的な論理回路を試作して評価したり、磁気力顕微鏡で磁化の動きを観察したり、クロックの与え方を検討したり、といった発表があった。1月18日の午前には磁気ロジックに関する講演セッションが設けられ、ノートルダム大学、ケンブリッジ大学、米国カリフォルニア大学バークレー校などがナノ磁気ロジックの研究成果を述べていた。

　磁壁メモリとナノ磁気ロジック。いずれの技術も、実用化の時期は2020年以降になるだろう。先は長いものの、研究はすでに熱い。MMM/Intermag 2013ではいずれの講演セッションも盛況で、活発な議論がなされていた。2020年代以降の先端デバイスを考える上では、見逃せない研究テーマであることは間違いないだろう。研究開発の進展をじっくりと見守っていきたい。