ニュース
富士通、CPU間の高速伝送を従来の半分の電力で実現する光送受信技術
（2015/2/23 09:00）
富士通研究所は23日、「CPU間の高速伝送を従来の半分の電力で実現する光送受信技術」と、「CPU間の大容量データ伝送を実現する多並列化が可能な光送受信回路」を開発。いずれの技術も、IEEEが主催する国際会議である「国際固体素子回路会議 ISSCC 2015」において採択されたと発表した。
富士通研究所ICTシステム研究所の堀江健志所長は、「HPCやビッグデータ処理、知能コンピューティングが注目を集める中で、サーバー間やCPU間のデータ量が増大。また、高速なインターコネクト技術が、システム性能を向上させることに繋がっている。ここ数年のISSCCの発表論文では、4年ごとに2倍のペースで高速化が図られており、さらに、電力、面積を増加することがなく、これを実現することが求められている。また、2000年代後半には、長距離伝送用の光伝送に関する論文が多かったが、ここ数年はサーバー、スパコン向けの短距離伝送用の光伝送論文が増加。半導体電子回路の主要国際学会においては、高速インターコネクトに関する論文が毎回3件程度採択されている。今回、採択された富士通の技術は、電力、面積を増加させることなく、高速化、広バンド幅化を実現できるものになる」とした。
CPU間の高速伝送を従来の半分の電力で実現する光送受信技術は、サーバーやスーパーコンピュータのCPU間の高速データ通信を、世界最高の電力効率となる1Gbpsあたり5mWで実現した、シリコンフォトニクス技術を用いた光送受信回路で、富士通、Fujitsu Laboratories of America Inc、技術研究組合光電子基盤技術研究所、独立行政法人新エネルギー・産業技術総合開発機構(NEDO)と共同で開発した。
25Gbpsの高速光送受信では、CPUなどの電子回路が必要とする0.9Vよりも高い、3.3V以上の電源電圧で光素子を動作させているのが一般的であり、これを0.9Vに合わせて動作させる光素子を用いた場合には、1Gbps程度の低速動作しかできないという問題がある。そのため、光素子を高速に動作させると、光送受信回路の省電力化は困難だと言われていた。
今回の技術では光素子を低電圧に駆動させながら、送信データの変化を捉えて、大きな振幅になるように補い、従来の半分の電力で、スパコンなどで求められる25Gbpsの高速動作を実現したのが特徴だ。
CPUからの送信信号が、-1や1に変化するタイミングに限定して増幅させることができる回路を組み込み、1.8V程度の振幅を断続的に発生させることに成功。送信データとそれを遅延させたデータを、-α倍したものを足し合わせることで、送信データがマイナスからプラスへと変化する場合、プラス方向へと増幅。逆の場合には、マイナス方向に変化させることで、変化時のみの振幅を大きくし、光素子のスイッチング速度を高めた。また、データが変化しないところでは小さい振幅となり、電力を使わないため、電源電圧1.8Vによる低消費電力化も実現できるという。
富士通研究所では、「データ送受信回路の電力を増やすことなく、通信速度を向上させることが求められており、この技術を使うことで、設備が供給できる電力の制限にも対応できるようになる」(富士通研究所ICTシステム研究所サーバテクノロジ研究部の山口久勝主任研究員)とした。
製造は28nm CMOSのプロセスを採用。データ送受信回路はオンパッケージ型の形態となる。同技術は、CPUや光モジュールのインターフェイス部などに適用し、2018年度の実用化を目指し、次世代の高性能サーバーやスパコンなどへの適用を検討していくという。
一方、CPU間の大容量データ伝送を実現する多並列化が可能な光送受信回路は、リタイマ回路間の相互干渉による影響を定式化し、解析方法を確立することで、リタイマ回路に与える動作ノイズの環境を可視化。世界で初めて光素子の駆動回路とリタイマ回路を、0.25mmという同ピッチで多並列化して配置することに成功したという。
富士通研究所ICTシステム研究所サーバテクノロジ研究部の山本毅主任研究員は、「光伝送速度は向上を続けてきたが、CPUと光インターコネクト間接続においては、高速動作を阻害するノイズとして、時間方向の波形劣化が課題になり、それを解決する波形の時間方向の修復機能の付加が必要になってきた。現在でも、リタイマ回路により、データ信号から抽出したクロック成分で、データ信号を再同期し、時間方向の波形劣化を修正することができるが、リタイマ回路を構成するクロック抽出回路内の発振回路のコイルが、隣接する発振回路との相互干渉により、動作が不安定になるという問題が発生すると考えられていたため、発振回路の間隔には余裕を持たせ、0.5mm以上としていた。今回の技術では、リタイマ回路の影響解析技術が重要な要素」と説明する。
これを補足するように、富士通研究所ICTシステム研究所の堀江健志所長は、「これまでは諦めていた相互干渉に関して、うまく最適化できるパラメータがあることに気が付いた。そこにブレイクスルーがあった」と語る。
富士通研究所では、挙動が複雑であり、これまで明確化されていなかった発振回路のコイル間の相互干渉の定式化に着手。これを回路シミュレータに組み込み、リタイマ回路に与える動作ノイズの影響を数値化し、干渉の影響を可視化することができたという。
「単チャンネルでは速度が追いつかず、限られたスペースに多数の信号を集積化する必要が出ている中で、富士通研究所では、開発したシミュレータを用い、コイルの相互干渉の影響が最小化するように10種類ほどの設計パラメータを最適化。リタイマ回路間の干渉による変動に追随可能な速度で電流の増幅量を調整するゲイン調整回路を開発。0.25mm間隔のリタイマ集積光素子駆動回路を開発することができた」(山本毅主任研究員)という。
この技術を使って、4チャンネルリタイマ集積化光送受信チップを試作。従来に比べて4分の1の面積となる、2×3mmのチップサイズで100Gbpsの伝送を確認。リタイマと光素子を16組使えば、400Gbpsの次世代光インターコネクトを実現でき、光送受信チップの小型を図りながら、次世代スパコンなどにおける400Gbpsの大容量データ伝送が可能になるという。
富士通では、小型トランシーバーへの適用や光ケーブルへの適用などにより、2016年度には、高密度光インターコネクトによるサーバー間の大容量インターコネクトの実用化を目指すという。