米Intelのシニアフェロー兼Intel Architecture事業本部CTO(Chief Technology Officer:最高技術責任者)のスティーブ・パウロスキー氏が4日来日し、「エクサスケールの障壁を解消する技術革新」と題した説明会を行なった。

　エクサスケールとは数EFLOPS(エクサフロップス)クラスの処理能力を意味する。現行の世界最高性能のスーパーコンピュータが数PFLOPS(ペタフロップス)なので、その1,000倍ということになる。コンピューティング性能に対する要求は留まるところを知らず、このまま行くと2020年頃にはエクサスケールが求められるようになる。

　しかしながら、パウロスキー氏は、実際のコンピュータの性能向上にあたって、現在の技術の延長上で検証すると、さまざまな障壁が立ちはだかり、エクサスケールの実現は不可能だという。

　もっとも大きな課題が電力の問題だ。たとえ性能を引き上げることができても、それに比例して消費電力も増えるのでは現実的ではない。パウロスキー氏が示した1つの目処は、性能を1,000倍に伸ばしつつも、電力増加は10倍にとどめるというもの。

　その解決策の1つとしてパウロスキー氏は、メモリアーキテクチャの見直しを挙げた。現在のDRAMのアーキテクチャでは、多くのページを活性化させる必要があり、リフレッシュ回数も多いが、実際に使用されるデータはそのページ分の一部であり、効率が良くない。その実、電力コストについては、プロセッサの演算よりも、データの移動に関わる分の方が大きいのだという。

　具体策としては、まずページサイズを小さくする。これにより、リフレッシュ回数が減り、読み出したデータの利用効率が上がり、I/Oが広帯域化する。また、CPUとメモリの積層化も行なう。組み込み系ではCPUとメモリの積層化はすでに広く行なわれているが、スーパーコンピューティング用途でも採用し、集積度を上げつつ、広帯域/低レイテンシを実現する。

消費電力の削減にはDRAMアーキテクチャの見直しが必要	パッケージングもプロセッサとの積層化を行なう

　プロセッサについては、現在メインストリームでも行なわれいるように、マルチコア化を進める。ただし、コア数が数十あるいは100を超えるようになると、コア間接続技術として現在広く利用されているリングバスやクロスバーでは、帯域幅あたりの占有トランジスタ面積や、消費エネルギーの点で効率が悪いため、メッシュ型への切り替えが必要となる。また、プロセッサの並列性が増えると、ソフトウェアの開発が複雑/困難になるため、アーキテクチャに対するコードマッピングの改良も必要だとした。

　このほか、長距離伝送で電力効率を最大化できるというシリコンフォトニクスも引き続き、量産化に向けた開発を行なうとした。

インターコネクトの種類による、帯域幅が同じ場合の、インターコネクト面積(左)とエネルギー(右)の比較	電力効率の最大化には、シリコンフォトニクスの採用が必要