エルピーダメモリ株式会社は、40nmプロセスの2Gbit DDR3 SDRAMを開発完了したと発表した。11月にサンプル出荷を開始し、2009年内の量産開始を予定する。

　新プロセスの採用により、従来の50nm品と比較して、ウェハあたりのチップ取得数が44%増加し、1.6Gbps品の歩留まり100%を達成。さらに高速な速度もサポートできるという。

　また、消費電流は50nm品と比較して約2/3に低減。DDR3標準の1.5Vだけでなく、1.2Vと1.35Vもサポートすることで、消費電力を最大45%削減できるという。

　40nmプロセスの開発にあたっては、性能だけでなくコスト競争力を意識した。現行の50nm設備からの転換投資がほとんど不要でありながら、65nmの転換投資効率が50nmと比較して優位という。また、コスト面で50nm製品と競合できる、小チップサイズの65nm XS版を平行して開発しているという。

　今後はDRAM市況を見極めた上で、40nmプロセスのライン構成比を最大50%程度に引き上げるとしている。