デモされるXDRのシステム

　米Rambusは20日、9月に開催されるIntel Developer Forumへ、世界最速を謳うXDR2メモリのデモを出展する、とプレス向け説明会で発表した。

　デモ機材は、TSMCの40nmプロセスで製造されたコントローラ「Bi-Modal XIO 1/2」にエルピーダの1Gbit XDR DRAMを組み合わせたもので、グラフィックカードのようにボード上に実装される。コアは同社のテストロジックとなる。

　その趣旨について同社 戦略開発担当ディレクタ マイケル・チン氏は、「どれだけ幅広い性能を発揮できるか、すなわちXDR/XDR2がどういった領域をカバーできるかを見て頂きたい」とコメントした。

　同日開催された発表会では、DDR3以降のメインメモリ向け技術への取り組みと、XDR/XDR2の技術的なポイントが紹介された。

　まず、ラムバス株式会社 代表取締役 エリック・リース氏が挨拶。Rambusが'90年に設立され、'97年にNASDAQへ上場し、2009年の売上が5,400万ドル、雇用者数が330人であることを説明。「それほど大きくない。しかし、小さいながらも大きな影響力を持とうとしている」とコメントした。

　そして、技術開発に注力し、そこで得られたイノベーションを特許やソリューションとして、キーカスタマーやパートーナに対してライセンスするビジネスモデルであることも改めて説明した。

ラムバスのエリック・リース氏	Rambusのビジネスモデル	フォーカスする市場

　続いて、マイケル・チン氏は、「Beyond DDR3」と題し、将来のコンピューティングに見合うようにSingle-ended signalingを改善させることにフォーカスしたイノベーションがあったと述べた。

　コンピューティングのトレンドは、クラウドコンピューティングに向けたマルチコア化やCPUとGPUの統合と、発熱を含む消費電力の低減にあるとする。そういった状況において、2011年以降のメインメモリへの要求は、1,600～3,200Mbps以上の1ピン当たりのデータレート、7W以下のアクティブ消費電力と0.8W以下のアイドル消費電力、プロセッサ当たり3～6のメモリチャネル数といったものになるとした。

　そこで同社は、Mobile Memory Initiativeなどで培ったFlexPhaseとFlexClocking技術を用いてデータレートを3,200Mbpsへ強化。Near Ground SignalingやFlexClocking、Module Threadingなどを用いて、消費電力を最大40%削減。さらに、Module Threadingによりスループットを50%向上させ、Dynamic Point-to-Pointにより容量を2～4倍とし、2011年以降のメモリ要求に応えたとした。

次世代のメインメモリへの要求仕様	典型的なメモリの電力消費	Near Ground Signalingなどによる電力消費の低減
メモリシステム全体で40%の電力をカット	Module Threadingにより従来のメモリにあった待ち時間をカットしスループットを向上させた	Dynamic Point-to-Pointにより1チャネルがサポートできるモジュールの数を拡張した
以上の結果、DDR3以降のメモリは3,200Mbpsのデータレートなどを備える

　次世代のメインメモリ技術に次いで、XDR/XDR2メモリアーキテクチャについて説明した。XDRメモリアーキテクチャは世界最速を謳い、優れた電力効率と性能を両立するという。

　電力効率については、GDDR5コントローラの3分の1の消費電力、同じ消費電力時に最大2倍の帯域幅を実現、GDDR5より40%低いメモリシステムレベルの消費電力などを挙げた。また、性能については、XDRで3.2～7.2Gbpsを実現し、XDR2では10Gbps以上を視野に入れる。加えて、コントローラのBi-Modal XIOはXDR/XDR2 DRAMの双方をサポートし、移行が容易になっていることを強調した。ほか、これらの技術はTerabyte Bandwith Initiativeの成果によるものも多いと説明した。

　なお、XDR2は現在開発中の技術であり、その技術はまだいずれの会社にもライセンスされていない。

XDRは優れた電力効率を備える	XDRは並ぶ物がないパフォーマンスと拡張性を備える
XDR2のアーキテクチャにはTerabyte Bandwith Initiativeの成果が盛り込まれている	XDR/XDR2メモリは世界最速で優れた電力効率を備える