LPDDR2(Low Power Double Data Rate 2)は、米国の半導体標準化団体JEDECが策定した、低消費電力版DDR2メモリの技術仕様である。2009年4月2日に、規格仕様書が正式にリリースされた。

　LPDDR2規格仕様書(JESD209-2)の分量は、220ページにも及ぶ。その重要なポイントを解説するためにJEDECは、6月25日に米国シリコンバレーでLPDDR2 Symposium 2009を開催した。

LPDDR2 Symposium 2009のプログラム(午前)	LPDDR2 Symposium 2009のプログラム(午後)

　LPDDR2 Symposium 2009の講演内容を報告する前に、LPDDR2メモリを取り巻くこれまでの状況を簡単に説明しよう。低消費電力版DRAMの標準規格では、DDR(DDR1)メモリの低消費電力版であるLPDDR(LPDDR1)が2003年にリリースされており、DDR Mobile RAMまたはDDRモバイルRAMといった名称で製品化されてきた。携帯電話端末に代表されるモバイル機器に載せることを想定したDRAMである。

　LPDDRメモリは電源電圧(コアおよび入出力)を1.8Vと当時としては低く下げたことと、DRAMに特有のリフレッシュ動作をメモリセルアレイの一部だけに自動実行する機能(パーシャルアレイセルフリフレッシュ：PASR)を設けて待機時消費電流を低減したことなどによって動作時および待機時の消費電流を下げていた。動作周波数は166MHzまでがJEDECによって規定されたが、実際にはさらに高速に動作する、動作周波数200MHzのDRAM製品も後には登場した。このようにLPDDR1では高速化の要求が強まっていた。

　しかしLPDDR1のままでは、動作周波数を200MHzからさらに高めることは難しい。そこで低い消費電力と高いデータ転送速度、少なめのピン数を両立できる次期メモリの標準規格が求められていた。この要望に答える形で策定が進められてきたのが、LPDDR2である。LPDDR2ではDDR2 SDRAMやDDR3 SDRAMなどの高速化技術を取り込むとともに、電源電圧を1.2Vとさらに下げることで消費電力の低減を図った。LPDDR2規格の骨格が見えてきた2007年10月には早くも、DRAMベンダーのエルピーダメモリがLPDDR2準拠をうたうMobile DRAMを製品発表した。

LPDDR1 SDRAMの概要。2008年のMemCon 2008におけるDenali Softwareの講演スライドから	LPDDR1からLPDDR2へ移行するときの効果。同じデータ転送速度でバス幅が半分になり、ピン数と実装占有面積が減少する。2008年のMemCon 2008におけるDenali Softwareの講演スライドから	512MbitのLPDDR2準拠DRAMチップとパッケージ。エルピーダメモリのリリースから

　それではLPDDR2 Symposium 2009の講演概要を紹介しよう。最初は、LPDDR2メモリの概要に関する講演である。講演タイトルは「Why Migrate to LPDDR2」、講演者はフラッシュメモリベンダーのNumonyxでProduct Concept and Market Enablement Senior Managerを務めるDaniele Balluchi氏である。

　LPDDR2規格がLPDDR1規格と大きく違う点は、不揮発性メモリを規格に取り込んだことだ。SDRAM規格と不揮発性メモリ規格が存在する。SDRAM規格は「LPDDR2-SX」、不揮発性メモリ規格は「LPDDR2-NVM」と呼称する。SDRAM規格のLPDDR2-SXはさらに、2bitプリフェッチの「LPDDR2-S2」と4bitプリフェッチの「LPDDR2-S4」に分かれている。これら3種類のLPDDR2メモリすべてを、1個のメモリコントローラで制御できるように、LPDDR2規格は策定された。

LPDDR2規格が定義する半導体メモリ	LPDDR2のコントローラはSDRAMと不揮発性メモリの両方をサポートする

　LPDDR2メモリの記憶容量容量は、SDRAMが64M/128M/256M/512M/1G/2G/4G/8Gbit、不揮発性メモリが64M/128M/256M/512M/1G/2G/4G/8G/16G/32Gbitである。データバス幅は×8/×16/×32bit。

　電源電圧はSDRAMが4種類、不揮発性メモリが5種類である。電源ドメインは入力バッファ(VDDCA)が1.2V、入出力バッファ(VDDQ)が1.2V、コア1(VDD1)が1.8Vと固定されている。コア2(VDD2)だけはメモリの種類によって1.2V、1.35V、入力なしの3通りがある。このほか不揮発性メモリだけは、プログラム用の電源ピン(VACC)が用意されている。VACCの電圧値は、定められていないようだ。接地(グラウンド)のドメインは3種類ある。コア用接地ピン(VSS)、CAバッファ用接地ピン(VSSCA)、入出力バッファ用接地ピン(VSSQ)となる。

　電源ドメインが3種類～4種類、接地(グラウンド)ドメインが3種類というのは、メモリユーザー(システム設計者やメモリモジュール設計者など)から見るとかなり複雑である。特に問題なのは、1.2Vと1.8Vを必ず用意しなければならないことだ。電源レギュレータとプリント基板レイアウトのリソースを確保しなければならず、システムによってはかなりの負担となりかねない。LPDDR2 Symposium 2009の聴講者による質問でも、この点を疑問視する向きがあった。規格仕様書とは反するが、コア1を1.2Vとした1.2V単一電源の「LPDDR2ライクSDRAM」とでも呼ぶべき製品が普及する可能性がある。

LPDDR2メモリの信号配列	LPDDR2の電源電圧仕様

　Balluchi氏の講演によると、LPDDR2ではいくつかの新しい機能が追加された。(1)バースト読み出し/書き込み中に読み出し/書き込みの割り込みを入れる機能、(2)バーストの長さとバーストの種類、(3)モードレジスタの採用、(4)出力バッファの較正機能、(5)摂氏85度を超える高温環境での動作、である。

　(1)はバースト読み出しの途中で、別の読み出しを割り込ませるといった機能である。講演ではバースト長が8、読み出しレイテンシが3での割り込みタイミング図を例として挙げていた。

　(2)は定義できるバースト長とバーストタイプのこと。バースト長は4/8/16、バーストタイプにはシークエンシャルとインタリーブがある。

　(3)はレジスタにデバイス情報や設定情報、製造者情報、テストモード情報などを格納しておき、読み出したり書き込んだりする機能である。SDRAMと不揮発性メモリ(NVM)で共通なモードレジスタ(0～15)と、独自のモードレジスタが存在する。

　(4)はデータ出力バッファのオン抵抗を設定する機能である。オン抵抗の値によって出力バッファの電流駆動能力を変える。

　(5)は動作温度範囲を摂氏105度まで拡張する機能である。摂氏85度を超えた場合、温度上昇とともに動作タイミングを緩やかにする。

バースト読み出し中に別の読み出し割り込みをかけたときのタイミングチャート	バースト長とバーストタイプの一覧
モードレジスタの内容(SDRAMとNVMの共通部分のみ)	摂氏85度を超える温度範囲での動作

　続いて、SDRAM用のLPDDR2規格「LPDDR2-SX」に関する講演の概要を紹介しよう。講演タイトルは「LPDDR2-SX Overview」、講演者はJEDECのRegistered DIMM規格に関する委員会JC-45.1でチェアマンを務めるOliver Kiehl氏である。

　講演ではまず、モードレジスタが2種類あることが説明された。読み出し専用のレジスタと書き込み専用のレジスタである。読み出し専用のレジスタには、製造者番号やフラグビット、レビジョンIDなどが格納してある。書き込み専用のレジスタには、レイテンシ情報やバースト長、テストモード、較正コードなどを書き込む。またLPDDR2-SXには特に、PASR(パーシャルアレイセルフリフレッシュ)のモードレジスタ(書き込み専用)が用意してある。

LPDDR2-SXにおけるモードレジスタ	PASR(パーシャルアレイセルフリフレッシュ)のモードレジスタ

　LPDDR2-SXの基本動作は、アクティベート(ACTIVATE)、読み出し(READ)、書き込み(WRITE)、バーストターミネート(BST)、プリチャージ(PRECHARGE)の5種類である。リフレッシュはCA0～CA3ピンとCS_nピンを使ってコマンド入力する。

　待機時消費電流を低減する仕組みとしては、自動リフレッシュ(セルフリフレッシュ)機能、PASR(パーシャルアレイセルフリフレッシュ)機能、低消費電力モードを用意した。低消費電力モードには、パワーダウン、クロックストップ、ディープパワーダウンがある。パワーダウンではリフレッシュをしない。クロックストップではCKEピンを論理値「高」あるいは「低」に維持する。ディープパワーダウンは消費電流が最も少なくなるものの、記憶内容は失われる。

LPDDR2-SXの読み出し(READ)動作タイミング例	LPDDR2-SXの書き込み(WRITE)動作タイミング例

LPDDR2-SXのバーストターミネート(BST)動作タイミング例。LPDDR2-S4で書き込みバースト(バースト長16)を止めた場合	LPDDR2-S2のPASR(パーシャルアレイセルフリフレッシュ)。4つのバンクの中で半分あるいは1個のバンクだけをリフレッシュする	LPDDR2-SXの低消費電力モード

　不揮発性メモリ用のLPDDR2規格「LPDDR2-NVM」に関する説明は、「LPDDR2-NVM Overview」のタイトルでNumonyxのDaniele Balluchi氏が再び登壇して行なわれた。

　LPDDR2-NVMは、アドレッシング動作がLPDDR2-SXとはかなり違っている。3段階でアドレッシングする。コマンドは「プリアクティブ(PREACTIVE)」、「アクティブ(ACTIVE)」、「読み出し(READ)/書き込み(WRITE)」である。プリアクティブとアクティブでは行(ROW)アドレスを入力し、読み出し/書き込みでは列(COLUMN)アドレスを入力する。これら3種類のコマンドはパイプラインで入力できるので、例えば読み出しのデータを連続して出力できる。

　またLPDDR2-NVMでは、「オーバーレイウインドウ(Overlay Window)」と呼ぶメモリ領域をを設けられる。オーバーレイウインドウを設定したメモリ領域には、読み出し直後の書き込みといった動作が可能になる。ただし、行データバッファのデータコヒーレンシが保てなくなるので、オーバーレイウインドウの利用には注意が必要だとする。

LPDDR2-NVMのアドレッシング動作(読み出し動作のとき)	コマンド入力サイクルのタイミングチャート

コマンド入力のパイプライン動作	オーバーレイウインドウを利用した動作	オーバーレイウインドウを利用すると行データバッファのデータコヒーレンシが保てなくなる

　最後に、LPDDR2メモリの実装設計に関する講演の概要をご報告する。講演タイトルは「LPDDR2 Physical Sytem Design Considerations and Packaging」、講演者はNumonyxでHigh-Speed Engineering Managerを務めるMostafa Abudulla氏である。

　Abudulla氏は始めに、携帯電話機に代表されるモバイル機器がメモリサブシステムをどのように実装しているかを説明した。メモリサブシステムの多くはプリント基板占有面積を節約するために、SDRAMやNANDフラッシュメモリなどのシリコンダイを積層したマルチチップパッケージ(MCP)となっている。マイクロプロセッサとメモリサブシステムは、ポイント・ツー・ポイントで接続されていることが多い。

　マイクロプロセッサのパッケージとメモリサブシステムのパッケージを積層したPoP(Package on Package)を採用したモバイル機器もある。PoPだとプリント基板を占有する面積が、さらに小さくなる。また配線長と負荷容量が減少するので、高速動作向きと言える。そこでLPDDR2では、PoP用パッケージのピン配置を策定中である。

モバイル機器用メモリサブシステムの実装例	MCPとPoPの比較
MCPとPoPのデータ転送速度	PoP用パッケージのピン配置

　LPDDR2では信号線のインタフェースに「HSUL_12」を採用した。HSUL_12は1.2V High Speed Un-terminated Logicの略称で、電源電圧1.2Vの非終端インタフェースである。電源電圧を1.2Vと低めにとって消費電力を抑えるとともに、終端抵抗を省略して終端による電力消費を削減した。ただし非終端であるため、配線長はそれほど長くはとれない。50mm程度の短い配線長を想定している。

　信号線には差動(ディファレンシャル)とシングルエンドがある。クロック線(CK_t、CK_c)とデータストローブ線(DQS_t、DQS_c)は差動信号である。そのほかはシングルエンドで信号を伝送する。

　HSUL_12インタフェースの信号を出力するドライバは、出力インピーダンスを6種類(1種類はオプション)のどれかに設定できる。インピーダンスの値は34.3/40/48/60/80/120Ωである。120Ωだけはオプションとなっている。メモリサブシステムがPoPのときは60/80Ωが良く、MCPのときは40/48Ωが適しているという。また負荷が重いときのインピーダンス値は、34.3Ωを推奨する。なお参照抵抗として240Ω±1％の抵抗素子を外付けする必要がある。

HSUL_12を信号線インタフェースに採用	出力ドライバのインピーダンス値	出力ドライバのインピーダンス値と負荷の違い

　LPDDR2が想定するシステムはモバイル機器で、マイクロプロセッサ、マイクロコントローラ、あるいはSoC(System on a Chip)が内蔵するメモリコントローラが、DRAMと不揮発性メモリの両方をまとめて扱うハードウエア構成だ。ここで気になるのは、不揮発性メモリは何になるのか、である。LPDDR2-NVMの講演では、メモリ技術が具体的には示されなかった。コード実行を想定するとNORフラッシュメモリと考えられるが、コストと記憶容量でNANDフラッシュメモリも候補になる。不揮発性メモリに関する規格LPDDR2-NVMがやや抽象的なのは、NORフラッシュとNANDフラッシュのどちらも選べるようにしたからかもしれない。さらに将来を展望すると、相変化メモリ(PCM)の可能性が見えてくる。このあたりは今後も注視しておく必要がありそうだ。