東芝メモリ、1チップで1.5TBを実現する64層QLC 3D NANDを開発

QLC BiCS FLASH

　東芝メモリ株式会社は、世界初となる4bit/cell(QLC)技術を用いた3Dフラッシュメモリ「BiCS FLASH」を試作し、基本動作および基本性能を確認したと発表した。

　QLCでは、従来の3bit/cell(TLC)と比較して、セルあたりの記録ビット数が1つ増えているため、より大容量のメモリ製品を実現できる。試作品は64層積層プロセスを用いて、768Gbit(96GB相当)の業界最大容量を実現しており、すでに6月上旬からSSDメーカーやコントローラメーカーへ開発用に提供しているという。

　同社では、768Gbitのチップを1パッケージ内に16段積層し、業界最大容量となる1.5TBを実現したパッケージ製品を8月からサンプル出荷する予定で、同パッケージ製品を8月7日から10日まで米サンタクララで開催される「Flash Memory Summit 2017」で参考展示するとしている。

　加えて、同社ではBiCS FLASHに96層積層プロセスを適用した製品を試作し、基本動作を確認していることも発表した。

　試作品はTLCで、256Gbit (32GB相当)を達成。64層積層プロセスを用いた場合と比較して、単位面積あたりの容量を約1.4倍にできるという。またチップサイズの小型化により、1枚のシリコンウェハから生産されるメモリ容量を増やし、ビットあたりのコスト削減を実現しているとする。

　2017年後半にサンプル出荷、2018年に量産開始を予定しており、データセンター向けエンタープライズSSD、PC向けSSD、スマートフォン、タブレット、メモリカードなどを中心に、市場の需要に合わせ展開していくとしている。

　今後は96層積層プロセスを用いた512Gbit (64GB相当)のBiCS FLASH製品化も計画する。なお96層プロセスを用いた製品は、四日市工場の第5棟、新第2製造棟および2018年夏竣工予定の第6製造棟でも製造が行なわれる予定。

　なおWestern Digitalも27日(米国時間)、96層3D NAND「BiCS4」の開発に成功したことを発表している。BiCS4はTLCおよびQLCで提供される見込み。

　同社は64層3D NAND技術「BiCS3」が2017年の3D NAND供給全体の75％以上を占めるとの見通しを立てており、“東芝との合弁企業”による64層3D NANDの生産量が競合他社よりも高いとの考えを示している。

　WDは、東芝との合弁企業の製造施設について、事業は強力に継続していると強調している。