ARM、10億市場を狙うローエンド64-bit CPU「Cortex-A35」

ARMが自社カンファレンスで新CPUコアや新アーキテクチャを発表

　ARMの戦略が、また一歩前に進んだ。ARMは10日(現地時間)、米サンタクララで開催中の技術カンファレンス「ARM TechCon 2015」にて、ローエンド向けの64-bit CPUコア「Cortex-A35」の発表と、組み込みMCU(Micro Controller)の「Cortex-M」系にセキュリティ機能「TrustZone」を実装する、新アーキテクチャ「ARMv8-M」を披露した。

　Cortex-A35は、急成長するエントリーレベルのモバイル市場の需要に応えたコアで、ARMv8-Mは、急拡大しているIoT(Internet of Things)市場で求められる低コストなセキュリティ機能の実装要求に応えたものだ。

　これらの発表に合わせ、ARMは、自社が提供する組み込み向けOSも、セキュリティ機能を加え「mbed OS 3.0」へとアップデートした。

ハードウェアベースの低コストなセキュリティソリューションを含む「ARMv8-M」。ハードウェアでセキュアステートに切り替わる

「mbed OS 3.0」はソフトウェアベースのセキュリティ機能として、フットプリントの小さなuVisorを備える。ハードウェアベースの「TrustZone for ARMv8-M」が登場したら、uVisorではなくハードウェアを使うソリューションも提供する

　また、ARMは10月、超低消費電力のGPUコア「Mali-470」や、CPUコアとGPUコアの完全なキャッシュコヒーレンシを実現する内部バス「CoreLink CCI-550」も発表している。

　Mali-470は、勃興するウェアラブルデバイスを主なターゲットとしている。CoreLink CCI-550の双方向コヒーレンシは、GPUコアの汎用的な利用を行なうGPUコンピューティングでのプログラミングを容易にするために必要な機能だ。ARMは、ARM Techcon 2015で、これら新技術を一堂に公開している。

ウェアラブルをターゲットとした低ピクセルフィルレイトのGPU「Mali-470」

ローエンドのスマートフォンを64-bitにするCortex-A35

　ARMの技術部門の重鎮でCTOを務めるMike Muller氏は、ARM TechconのキーノートスピーチでCortex-A35を発表した。Muller氏は、モバイル市場が、まだまだ成長を続けており、2020年までにはモバイルコンピューティング機器は28億台の年間出荷に達し、そのうち10億台以上がローエンドレベルのスマートフォンになるだろうと語った。

　また、64-bitアーキテクチャを含む命令セットアーキテクチャ「ARMv8-A」が急速に浸透しつつあり、「今年(2015年)のARMベースモバイル機器の50%以上がARMv8-Aになる」との予測を明らかにした。

ARM CTO Mike Muller氏

　Muller氏は、こうした市場の動きに対応して、ARMが64-bitアーキテクチャをローエンドレベルのCPUコアにも広げると宣言。その結実としてCortex-A35コアを発表した。Cortex-A35は、Cortex-A53よりもさらに低コスト帯に向けたCPUコアで、位置付けとしては、従来のCortex-Aファミリのローエンドの「Cortex-A5」や「Cortex-A7」の後継となる。

　これによって、ARMのCortex-A CPUコアファミリは、ローエンドからハイエンドまで64-bitのARMv8-Aアーキテクチャが出揃ったことになる。

ラインナップが揃ったARMv8-AアーキテクチャCPU

「Cortex-A35」搭載デバイスが出荷されるのは2016年末の見込み

さまざまなデバイスへ普及

　Cortex-A35の特徴は、64-bit CPUでありながら、極めて性能/電力効率が高い点で、従来の低コスト64-bit CPU Cortex-A53よりも、さらにダイエリアが小さく、SoCを低コストにできる。Cortex-A5/A7ベースのSoCはローエンドレベルの50～200ドルのスマートフォンに浸透しており、膨大な数が出荷されているが、Cortex-A35はそれらを置き換える存在だ。

　具体的には、従来の32-bitのCortex-A7と比べ、電力は10%少なく、性能は6～40%高く、さらに64-bitのARMv8-Aの機能を備えるという。また、64-bitのCortex-A53と比べると、ダイは25%小さく、電力は32%少なく、電力効率は25%高いという。

Cortex-A7との比較

Cortex-A53との比較

スケーラビリティが高くウェアラブルにまでフィットできるCortex-A35

　しかも、この比較はフルコンフィギュレーションの場合で、機能を削った最小のコンフィギュレーションにした場合は、CPU面積を10分の1(28nmプロセスなら0.4平方mm)にまで抑えることができるという。

　なお“最小のコンフィグレーション”というのは、SIMD(Single Instruction, Multiple Data)ユニットやL2キャッシュなどを削り、L1キャッシュを最小の8KBに抑え、セルライブラリを密度の高いものを選択するなどの最適化を行なったもので、ウェアラブルのような、電力とコストを抑える必要がある機器向けだ。電力もスケーラブルで、28nmプロセスなら、典型的なコンフィギュレーションのコアが1GHz時で90mW以下の電力となるが、最小構成コアでは100MHz時で6mWにまで抑えることができるという。

左は最大コンフィギュレーションの4コアに1MBのL2キャッシュを加えた面積。右は最小構成のCPUコアだけの面積

典型的なコアコンフィギュレーションの1GHz時と、最小コアの100MHz時で比較すると、電力は1/15になる。

　マイクロアーキテクチャ的には、Cortex-A35は最大2命令デコード/サイクルで、インオーダ実行の制約付き2命令イシュー、パイプラインの深さはCortex-A7とCortex-A53の間程度で、動作周波数的にはCortex-A53に近いという。アーキテクチャの詳細な仕様は、ARM Techconの間に明らかにされる見込みだ。

　Cortex-A35の登場によって、ARMアーキテクチャの64-bit化が加速することは間違いない。これは、OSなどローレベルなソフトウェアのコードベースが64-bitに統一されることを意味しており、ソフトウェア側の発展にとっては好都合だ。

ARMのアーキテクチャロードマップ。プロセスノード毎に新コアを投入して行く

　CPUの型番的には、これでARMv8世代ではハイエンドが70番台、ミッドレンジが50番台、ローエンドが30番台に整理されたことになる。ARMは、さらに次期ハイエンドCPUとして「Artemis(アルテミス)」アーキテクチャを開発中だ。その後も、大型CPUコアと小型CPUコアの2系列を開発しているという。