後藤弘茂のWeekly海外ニュース

IDFの焦点となるIntel-Micronの「3D XPoint」メモリの正体

Flash Memory Summitの会場「Santa Clara Convention Center」

Flash Memory Summitで3D XPointのセッションが超満員に

 「まず最初に、言っておくと、このセッションにはIntelもMicronも登壇しない」。

 先週開催された不揮発性メモリのカンファレンス「Flash Memory Summit」で一番人気だったセッションは、IntelとMicron Technologyの「3D XPoint」メモリのセッションだった……ただし、IntelとMicron抜きの。メモリ業界の著名アナリスト達が、Intel-Micronの謎のメモリ3D XPointに関する推測をディスカッションするセッションだった。だから冒頭で、IntelとMicronの公式のセッションではないことがアナウンスされた。

 当事者のIntelとMicronが不在のセッションなのに、このセッションに立ち見でぎっしりになるほどの聴衆が詰めかけたのは、IntelとMicronの“発表”が、謎に満ちていたからだ。2社は、先月(2015年7月)、新メモリ3D XPointの開発と製造開始をアナウンスしたが、その内容は、あまりに正体不明だった。3D XPointは不揮発性の新メモリで、NANDよりはるかに高速かつ書き換えサイクル寿命があり、DRAMよりもずっと密度が高いという。しかし、画期的な新メモリと言いながら、肝心の技術的なポイントは全て伏せたままだった。通常なら、真っ先に言うはずのメモリ素子技術まで隠し通した。

 ほとんど何も発表していないも同然の、謎の多い発表を2社が大々的に行なったことで、3D XPointはメモリ業界の注目を最大級に集めた。さまざまな憶測が飛び交い、メモリ業界人は誰もが会うと3D XPointの話をする、といった状態だ。こうした状況にあったため、Flash Memory Summitで3D XPointを解析するセッションに聴衆が詰めかけたわけだ。

スイッチング素子技術について秘したIntel-Micron

 IntelとMicronが、3D XPointメモリについて技術的に明らかにしたのは、クロスポイント構造のメモリ技術だという点のみ。クロスポイントとは、ワード線とビット線の交点にメモリ素子とアクセスデバイスを生成する方式のメモリ技術のこと。利点の1つは、配線に対してメモリ素子の2次元上の面積を最小にできること。また、プロセス技術の微細化に伴って、メモリ素子を縮小できる可能性が高いことも意味している。

 また、Intel/Micronは、メモリセルには新材料を使っていること、性能は、従来のプレーナNANDに対して1,000倍速く、1,000倍書き換え可能回数が多く、DRAMより10倍の高密度であることも明らかにしている。構造としてビットアクセスが可能で、NANDと異なりランダムアクセスメモリとして使うことができる。そのため、Intelは3D XPointメモリをNAND以来の画期的なメモリと位置付ける。

 IntelとMicronが、3D XPointメモリの素子技術について秘したことで、さまざまな憶測が飛んでいる。従来型のメモリ技術の1つではないかという穏当な見方から、ナノチューブあるいはフラーレンを使った革新的な素子ではないかという予測まで論じられる状態だ。もし、革新的な技術だったなら、3D XPointメモリは、間違いなくメモリ業界を揺るがす製品になるだろう。

 Intelは今週の同社の技術カンファレンス「Intel Developer Forum(IDF)」で、3D XPointの技術概要を発表すると見られている。そのため、半導体業界では、IDFでの発表に注目している。今年(2015年)は、IDFの目玉は、Intelのプロセッサ技術よりも、メモリ技術になりそうだ。

3D XPointメモリはPCMという推測に議論沸騰

 こうした状況の直前に行なわれたFlash Memory Summitでは、3D XPointメモリについて大胆な予測を行なった。不揮発性メモリ業界アナリストのDave Eggleston氏(Intuitive Cognition Consulting)は、3D XPointメモリのメモリ素子自体は、驚くような新技術ではないだろうと説明。「3D XPointメモリは、PCM(Phase-Change Memory:相変化メモリ)の再ブランディング」だと言い切った。

 Eggleston氏はMicronが今年(2015年)2月に行なったアナリスト向けカンファレンスの中で、既に、新メモリについて言及していることを指摘。それによると、Micronは、新メモリAと新メモリBの、2種類の技術を開発しているという。そして、Micronが説明していた新メモリAが、3D XPointメモリに当たると推測した。

 ちなみに、Micronは8月に行なったアナリスト向けカンファレンスでは、より明確に新メモリ3D XPointについての説明を行なっている。Micronが3D XPointを戦略的な重要技術と位置付けていることがよく分かる。しかし、このカンファレンスでも、素子技術の詳細は明らかにされていない。

 Eggleston氏は、今年(2015年)2月にISSCC(IEEE International Solid-State Circuits Conference)のフォーラムで、Micronがこの新メモリAと新メモリBについて説明を行なっていたプレゼンテーションも示した。また、現在、開発が進んでいるメモリスイッチ技術について概観。生産フェイズに移る可能性のある技術として、PCM以外にも、「STT-RAM(またはSTT-MRAM、Spin-Transfer Torque RAM:スピン注入メモリ)」や「ReRAM(またはRRAM、Resistive RAM:抵抗変化メモリ)」を挙げた。

 その上で、Eggleston氏は、Micronが言うパラメータに適合する技術は、PCMだろうと推測。ただし、3D XPointメモリでは、アクセスデバイス側に新材料を使っている可能性が高いと推測した。

 このセッションが行なわれてから、メモリ業界では、3D XPointメモリがPCMだという推測について議論が沸騰。PCMという推測は間違いで、特性から考えてReRAMではないかといった意見を初め、さまざまなコメントが溢れている。結局のところ、IDFまでは、まだ3D XPointの実態は明確にはなっていない状態だ。しかし、3D XPointメモリが、IDFの焦点の1つであることは間違いがない。

コストの低減には限界があるクロスポイント型メモリ

 3D XPointメモリの正体については、まだ議論があるが、明確な点もいくつかある。1つは、同メモリの特徴であるクロスポイント構成から、この新メモリの抱える課題が見えてくることだ。Flash Memory Summitのセッションでは、この点も指摘された。

 クロスポイントアレイでのメモリは、3D NANDのような低コストメモリにはなり得ない。まず、ビット線とワード線のマスキングステップが複雑になり、マスキングプロセスのコストが高くなること。また、クロスポイントでメモリ密度を上げるためには、微細化が必要となり、ダブルパターニングやトリプルパターニング、はてはEUVといった先進リソグラフィ技術が必要となること。

 実際、3D NANDの場合は、マスキングステップがより単純で、リソグラフィはシングルパターニングであり、そのために容量当たりの製造コストを抑えることができている。クロスポイント構成自体は、3D XPointメモリの革新ではなく、以前からメモリ技術として登場している。3D NANDが登場して以降は、むしろクロスポイントよりも、3D NAND型のスタックレイヤに注目が集まっている状況だ。

 そのため、3D XPointメモリは、現在明らかになっている情報からでも、3D NANDほど容量当たりのコストを下げることができないと見られている。ただし、トレードオフとして、ランダムアクセスの性能は高くなる。そのため、使い方としては、NANDとDRAMの間を埋めるメモリとなりそうだ。Intelが3D XPointメモリを、どう使うつもりなのかが重要となる。

Intelという最大ユーザーが最初から付いている3D XPoint

 Intel-Micronグループが、新メモリを押し出すことには、大きな意味がある。それは、PC&サーバー市場のCPUの大半を握るIntelがいるからだ。ほかの半導体メーカーが、新メモリを“出す”場合には、それは新メモリを採用する顧客を探さなければならないことを意味している。ところが、Intelが新メモリを“出す”なら、それは、最初から採用する巨大顧客が付いていることを示している。Intelが、自社のプラットフォームで採用するだろうことを示唆しているからだ。

 そのため、3D XPointメモリがどんな素子技術を使っていようとも、Intelが本気なら、それはメモリ業界に大きなインパクトを与える。折しも、コンピュータ業界は、メモリ階層を根底から変革しようという動きに至っている。特に、サーバーでは、メモリ階層をより深化させて、従来の構成から異なるものにしようという動きが急速に活発化している。

 Flash Memory Summitのセッションでは、Eggleston氏が、この件についてIntelが数々の特許を出願していることを指摘。そこから、Intelがサーバー向けに3D XPointのDIMMを使おうとしていると推測。レイテンシの隠蔽などのために、DDR4のメモリコントローラに、独自の拡張を加える可能性が高いと語った。

 現在は、メモリコントローラもCPUの内部に収まっている。Intelはメモリコントローラも自由に設計できるわけで、3D XPointに合わせた拡張を行なうことは可能だ。そうなると、3D XPointメモリがJEDEC(半導体の標準化団体)規格ではなく、Intel/Micronだけの規格であっても、問題は少なくなる。また、メモリ業界にとっては、ほかの競合する新不揮発性メモリを投入できる隙間が少なくなることを意味している。Intelが、サーバーCPUとサーバーメモリをセットで売るというパターンが可能になるからだ。

 そして、そうした動きは、将来的にはサーバーに留まらず、PCにも広がる可能性がある。その場合、「インテル入ってる」は、PCにIntelのCPUが入っていることだけでなく、Intelのメモリが入っていることも意味するようになるかもしれない。こうした背景があるため、3D XPointメモリは今回のIDFの重要な焦点の1つとなっている。

(後藤 弘茂 (Hiroshige Goto) E-mail