後藤弘茂のWeekly海外ニュース

半導体チップの国際カンファレンス「COOL Chips XVII」が来週横浜で開催

量子コンピュータとニューロチップが基調講演

 半導体チップの国際カンファレンス「COOL Chips XVII」が、来週4月14日より3日間、横浜情報文化センターで開催される。COOL Chipsは、日本で開催されているシンポジウムで、今回で17回目。IEEEの国際会議としては、スタンフォード大学で夏に開催されるチップカンファレンス「HOT Chips」と対をなしている。初日に特定テーマのスペシャルセッション、続く2日間に基調講演、講演、パネルディスカッションなどが行なわれる。

 今回のCOOL Chipsの基調講演の目玉の1つは、加D-Wave SystemsのColin Williams氏による「Low Power High Performance Processors for Quantum Computing」だろう。同社は2011年、世界初の商用量子コンピュータ「D-Wave One」を発表した。量子力学を演算に利用する量子コンピュータは、極めて複雑性の高い問題を短時間に計算できる究極のコンピュータの1つとして注目されてきた。D-Waveの量子コンピュータについては、発表以来さまざまな議論が盛り上がっている。カンファレンスでは同社の量子コンピュータについて、動作原理からシステムアーキテクチャ、性能や電力効率、さらに最新の第2世代のプロセッサなどについて説明が行なわれる。

D-Waveの量子コンピュータの概要スライド

 もう1つ見逃せない基調講演はIBMのJun Sawada氏による「SyNAPSE: Foundation of Future Neuronsynaptic Computing System」。こちらは人間の脳を模した構造のニューロシナプスチップとそれを使ったシステムについての講演となる。ニューロンモデルを用いたコンピューティングは、既存のコンピュータ上でシミュレートするニューラルネットワーク(神経回路網)が浸透している(特に最近2年は機械学習で急台頭している)。しかし、IBMが開発したのは、脳のニューロンとシナプスを物理的に模した構成のニューロシナプティック・コアだ。

 このチップは米国防高等研究計画局(Defense Advanced Research Projects Agency:DARPA)の「SyNAPSE(Systems of Neuromorphic Adaptive Plastic Scalable Electronics)」プログラムのコアとして進められている。講演では、非同期式回路のニューロシナプスチップと、5,300億個のニューロンと137兆個のシナプスから成るシステムのBlueGene/Qでのシミュレーション結果が紹介される見込みだ。

IBMのSyNAPSEプロジェクトのスライド

IntelはIoT、Samsungはウェアラブルを講演

昨年(2013年)のIntel Developer Forum(IDF)でのQuarkの発表スライド

 基調講演では、IntelのMichael McCool氏による「Programming the Internet of Things-Combining Internet and Embedded Programming Models」と題した講演も行なわれる。Intelは昨年(2013年)から急速にIoT(The Internet of Things)に対する取り組みを進めている。この分野は、組み込みRISC(Reduced Instruction Set Computer)プロセッサの牙城であり、Intelは浸透させるために新たに超低消費電力CPUコアの「Quark」をベースにしたSoC(System on a Chip)を投入しつつある。COOL ChipsではIoT向けのシステムのほか、ソフトウェア開発ツールなどについても説明が行なわれる。Intelの McCool氏は、もともと並列コンピューティングなどが専門で、データ並列プログラミング言語のRapidMindの元共同創業者だ。

 基調講演にはIntelに続いてSamsungも登壇。Jay Kim氏によるウェアラブルコンピューティングについての講演「As Mobile Device Becomes Wearable, the Reconfigurable Processor Gets Cooler」が行なわれる。モバイル機器以上の超低消費電力化が求められるウェアラブル機器では、再構成可能な“リコンフィギュラブルデバイス”が高い電力効率を達成できる技術の候補になると言う。

 ウェアラブルコンピューティングは現在注目の分野であり、COOL Chipsでは「Toward Wearable Computing Era, How COOL Chip Architectures and Tools will Evolve?」と題したパネルディスカッションも行なわれる。

 ソフトウェアの世界は、Linuxに代表されるオープンソースが大きな潮流となっている。オープンソースソフトウェアの世界では、ソフトウェアはソースコードが公開され広く利用可能となっている。そこで、似たようなオープンソースライセンスをハードウェアの世界にも広げようという動きが起きている。典型的には、CPUコアなどのHDL(ハードウェア記述言語)データを公開して、ライセンスによって利用可能にする。今回のCOOL Chipsでは、オープンソースハードウェアを支えるOpen Core FoundationのShumpei Kawasaki氏による「Open Source Hardware Development Model and Old CPUs」と題した講演が行なわれる。

FPGAとASIPをメインにしたスペシャルセッション

 カンファレンス初日は、最近注目を集めている高級プログラミング言語からの論理合成によるFPGAの開発ツールについてのスペシャルセッションが行なわれる。プログラマブルロジックデバイスの2巨頭であるXilinxとAlteraが揃って設計手法を説明する。両社とも、高級言語のソースコードからHDLへと落とし込むことでFPGA設計を行なうツールを提供している。

 Alteraは「A New Generation of Parallel Processing: Altera FPGAs as Accelerators for an OpenCL Platform」と題したセッションで、OpenCL言語によるFPGA開発を説明する。並列プログラミング言語であるOpenCLを使うことで、ファイングレイン(細粒度)の並列化が可能なFPGAの特質を活かす。OpenCLはヘテロジニアス(Heterogeneous:異種混合)環境に最適化した言語で、CPUコードにもコンパイルできるが、GPUやDSPを主なターゲットとしている。カーネルコードをそれらのアクセラレータにダウンロードして実行する。AlteraはOpenCLのカーネルパイプラインをFPGAで実装してパイプラインレベルで並列化した構成を取る。

KhronosによるOpenCLの概要説明のスライド
KhronosによるOpenCLの概要説明のスライド
Alteraのサポートするシステムコンフィギュレーション
超並列のFPGAはOpenCLとの親和性が高い
カーネルパイプラインを実装するAlteraのFPGA OpenCLアーキテクチャ

 Xilinxは「Vivado HLS - High Level Synthesis for FPGA」と題したセッションで、C/C++/System Cから論理合成する同社のVivado HLSツールを紹介する。これは、高級プログラミング言語で書いたアルゴリズムをハードウェアに落とし込むことを可能にする。

Vivado HLSのフロー(図はVerificationのもの)
Vivado HLSの開発環境
Vivado HLSによるアルゴリズムのモデリングの一例

 このほか、初日のスペシャルセッションでは、EDA(Electronic Design Automation)メーカーのSynopsysによる「Application-Specific Processors - Addressing High-Performance Computing Challenges」と題したセッションも行なわれる。FPGAや特定用途向けプロセッサ(ASIP:Application Specific Instruction-set Processor)が重要なテーマとなるのは、“電力の壁”に対応するために並列化や特定用途化が重要になっているためだ。

 従来型の汎用プロセッサが限界に直面しているため、新しいソリューションが台頭しているが、アプリケーション側も従来の汎用プロセッサに向かないタイプが増えている。例えば、Synopsysのセッションでは、このところ注目を集める車載プロセッサによる歩行者検出システムの例が示されるという。画像認識のようなアプリケーションを、柔軟かつ高い電力効率で実現しようとすると、新しい手法が有効となる。

 今回のCOOL Chipsは、従来のアプローチの枠からはみ出したソリューションが目立つ内容となっている。実際にはそれ以外の講演も多数行なわれるが、“ムーアの法則”が鈍化した時代を反映した基調講演の構成となっている。

(後藤 弘茂 (Hiroshige Goto) E-mail