会場となったSanta Clara Marriott Hotel

　モバイルメモリでは来年(2013年)は倍帯域の「LPDDR3」が、2015年にはさらに倍帯域の「LPDDR4」と「Wide I/O2」が登場し、さらにWide I/O2の倍帯域版も登場する見込みだ。その結果、スマートフォンやタブレットのメモリ帯域は、来年には12.8GB/sec～25.6GB/secに達し、2015～16年には25.6GB/sec～51.2GB/secに達しようとしている。ハイエンドタブレットでは、メモリ帯域はもうすぐデスクトップのメインストリームPCに追いつき、追い越してしまう。電力面では、LPDDR4以降は、25.6GB/secを1W以下の電力で実現する。

　半導体の標準化団体であるJEDECは、10月29日に米サンタクララで、次世代モバイルメモリのカンファレンス「LPDDR3 Symposium」を開催した。LPDDR3 Symposiumでは、LPDDR3の詳細だけでなく、JEDECのモバイル系メモリのロードマップが明らかにされた。その中には、PCと同レベルのメモリ帯域を実現するLPDDR4とWide I/O2も含まれる。

モバイルメモリのロードマップ

バンド幅へのニーズ

　JEDECは猛スピードでモバイルメモリの標準化を進めている。これまでは、2年に2倍のペースで帯域が拡大していたが、今回のLPDDR3 Symposiumではそれを上回るペースで帯域が拡大することが明らかにされた。JEDECのモバイルメモリ規格策定は、このところ前倒しと、帯域の引き上げが繰り返されている。

　急激なモバイルメモリの広帯域化の原動力は、スマートフォンやタブレットの高解像度化。解像度の拡大するペースが速まったため、JEDECもメモリの広帯域化を急ぐ必要が出ている。JEDECでは、今回、メモリを使うユーザー企業だけでなく、エンドユーザーに対しても調査を行ない、需要が強いことを認識して、ロードマップを決定したとJEDECのチェアマンを務めるMian Quddus氏(Samsung Semiconductor/Chairman, JEDEC)は語る。

デバイスの高解像度化に伴うメモリバンド幅の逼迫

　上はJEDECの想定する画面解像度とメモリ帯域だが、実際の製品は、すでにJEDECの想定を上回るペースで高解像度化が進んでいる。そのため、3Dゲームなどではメモリ帯域はきつきつの状況で、メモリ帯域の拡張が必要とされている。JEDECはそうした状況に応えるために、メモリ規格の策定もスピードアップしているという。

　「JEDEC(の規格化作業)は遅いという誤解があるが、今は違う。LPDDRとWide I/Oについては、非常に短い期間で規格化を進めている。毎月ミーティングを開いている」とQuddus氏は説明する。LPDDR2からLPDDR3では規格化作業は3年、LPDDR3からLPDDR4では2年で進めている。

JEDEC規格化作業の進捗

　JEDECでは、1600MtpsまでのLPDDR3を現行のLPDDR2(～1,066Mtps)の後継と位置づけて、来年(2013年)はその普及を促進する。さらに2014年にはLPDDR3を高速化したLPDDR3E(2,133Mtps)を普及させる。LPDDR3Eまでの規格化は終わっており、デバイス自体はLPDDR3はすでに量産段階にあるという。そのため、来年(2013年)には、スマートフォンやタブレットのメモリ帯域は一気に広がる。

　そして、2015年には次々世代のLPDDR4と、Wide I/O2の普及を推進し始める。LPDDR4とWide I/O2は2013年末までに規格化を終えて、2014年に量産前試作チップが登場する予定となっている。2015年にはLPDDR4とWide I/O2の2規格が並ぶことになるが、この2種のメモリは、それぞれWide I/O2がハイエンドスマートフォン、LPDDR4がハイエンドタブレットから普及し始めるとJEDCでは見ている。これは、SOC(System on a Chip)との積層パッケージにする際の排熱のためだ。実装面積に余裕がないスマートフォンではWide I/O2の積層の方がパフォーマンス面で有利で、実装面積に余裕がありDRAMを別パッケージで搭載できるタブレットではLPDDR4の方がコスト面で有利となるという。

2013年はLPDDR2からLPDDR3へ移行

2014年はLPDDR3からLPDDR3Eへ移行

2015年はLPDDR4とWide I/O2へ移行

Wide I/O2の利点

　加速するJEDECのロードマップ上から消えたのは第1世代のWide I/Oだ。JEDECは、2013～2014年は、LPDDR3とWide I/Oが併存するとしていたのが、現在はLPDDR3側だけのロードマップとなっている。Wide I/Oは規格としては策定したが、本格的に普及はしないとJEDECでは見ている。Wide I/Oは、同じメモリ帯域ならLPDDR3より大幅に消費電力を下げることができるが、システムベンダからコスト増に見合うだけの利点と見なされていないためだ。JEDECのモバイルメモリは、もともとLPDDR2の後継をWide I/Oとしていたが、途中からLPDDR3が加わった。結局、LPDDR系が後継となり、Wide I/O系は1世代ずれ込むことになる。

　Wide I/O系の超広幅インターフェイス技術のDRAMは、実質的にWide I/O2で仕切り直しで立ち上げとなる。Wide I/Oの高速版の後継規格であるWide I/O2も、昨年から大きく変化した。第1世代Wide I/Oは200Mtpsのピン当たり転送レートで、当初はWide I/O2はその倍速程度が予定されていたが、現在はピン当たり転送レートでは800Mtpsが予定されている。4倍速となった。

各規格の仕様比較

データバンド幅あたりの電力効率

　Wide I/O2のタスクグループは2011年9月に発足し、2015年の本格量産を目指している。もっとも、Wide I/O2は、実際には2フェイズに分かれる。最初のフェイズは1DRAMチップ当たりの帯域は25.6GB/secをターゲットとする。次のフェイズはチップ当たりの帯域で51.2GB/secをターゲットとする。

　Wide I/O2では、Wide I/Oの倍速転送レートにした代わりに、フェイズ1では、チャネル当たりのインターフェイス幅を狭める。初代Wide I/Oでは1チャネル128-bitで4チャネルを1個のダイ(半導体本体)で実装する規格だった。それに対して、Wide I/O2 フェーズ1では、1チャネル当たり64-bitの4チャネル構成で、合計256-bitのインターフェイスとなる。

　Wide I/O2 フェーズ2は、1チャネル当たり128-bitの4チャネル構成か、1チャネル当たり64-bitの8チャネル構成が議論されている。インターフェイス幅は合計512-bitとなるため、同じ転送レートで2倍帯域となる。8チャネル構成にした場合は、チャネル当たりのメモリアクセス粒度が変わらないが、コマンドアドレスバスがより複雑になる。

Wide I/O2のフェーズ1

Wide I/O2のフェーズ2

　LPDDR3は規格化を急いだため、帯域当たりの電力面でやや不利となっている。そのため、LPDDR4は省電力化にフォーカスしたと説明されている。LPDDR4のタスクグループが発足したのは今年(2012年)の6月。Wide I/O2より9カ月遅れだが、スペックの確定は2013年内と、ゴールはWide I/O2と同じだ。量産出荷も2015年早期を目指しているため、急ピッチで規格化を進めているという。

　大きな特徴は、ダイ当たりのチャネル数を従来の1チャネルから2チャネルに拡張すること。各チャネルは16-bitのI/O幅で、x16の2チャネル構成で32-bitのインターフェイスとする。チャネル幅を狭めたのは、1チャネル当たりのメモリアクセス粒度を一定に抑えるためだ。粒度が大きくなると、プロセッサコア側からのアクセスでムダが発生してしまい、実質的なメモリ帯域が減ってしまう。このあたりの工夫はDDR4と似ている。LPDDR4では、1チャネル当たり8バンクで、チップでは16バンクと、多バンク構成となる。

LPDDR4のロードマップ

LPDDR4の特徴

　現在のモバイルDRAMの帯域ロードマップを整理すると、下の図のようになる。横軸はピン当たり転送レート、縦軸はメモリ帯域だ。LPDDR系の標準はx32の構成で、一番下のラインとなる。左からブルーがLPDDR、パープルがLPDDR2、オレンジがLPDDR3、そしてグリーンがLPDDR4だ。LPDDR4のレンジで、RambusのMobile XDR DRAMのピン当たり転送レートに挑むことになる。

　Wide I/O系は左上で、x512のラインで51.2GB/secに達しているブルーのラインがWide I/O2 フェーズ2(x512)。その下が、Wide I/O2 フェーズ1(x256)だ。2015年には、このようにWide I/O系がついに50GB/secを越えるラインに達する。デスクトップPC用メモリでは、これに匹敵する帯域はDDR4 3.2Gtpsの2チャネル128-bit構成となる。2015年のデスクトップPCは、メインストリームでは3.2Gtpsに達していない見込みであるため、モバイルデバイスがメモリ帯域でデスクトップPCを追い抜くことになる。

モバイル系メモリのロードマップ PDF版はこちら