Intelは、回路設計や半導体技術で数々の強味を持っている。Intelがプロセッサ市場で圧倒的な力を誇っていられるのは、そうした土台となる技術が強いからだ。そして、Intelのプロセッサ設計にとって今後のカギとなる技術が「近しきい電圧(Near-Threshold Voltage)」回路設計や「インテグレーテッドボルテージレギュレータ(統合VR)」だ。IntelのCPUの未来を見通す時には、この2つの技術が欠かせない。

　Intelの研究部門を率いるJustin Rattner(ジャスティン・ラトナー)氏(Vice President, Director, Intel Labs and Intel Chief Technology Officer, Intel Senior Fellow)は、以前、2010年代の5大重要技術としてNTV回路技術を挙げていた。

　現在のロジックLSIは、動作電圧を一定以下に落として安定動作させることが難しい。そのためにハイパフォーマンスCPUは、一定以下の低消費電力動作ができず、アクティブ時に無駄に電力を消費してしまう。しかし、NTV技術を使うことで、ロジック回路の動作電圧をしきい電圧近くまで落としても安定動作できるようになる。そして、NTVレンジで動作する場合は、パフォーマンス/電力効率は、通常のオペレーション時より最大5倍に高まる。

　Intelは、この画期的なNTV技術で試作したCPU「Claremont」を昨年(2011年)発表。回路設計の概要は、今年(2012年)2月のISSCC(IEEE International Solid-State Circuits Conference)で明らかにした。上の図は試作チップでの結果を示したものだ。NTV技術の動作デモはIDFや、Research@IntelなどのIntelの技術カンファレンスでも行なっている。

Near-Threshold Voltage技術による試作CPU Claremont

ジャスティン・ラトナー氏

　技術的な優位性が実証されたNTV技術だが、次の疑問は、実際の製品では、いつ頃から同技術が使われるようになるのかという点だ。この点について、Rattner氏は、Intelの技術カンファレンスIntel Developer Forum(IDF) 2012時のインタビューで次のように答えている。

　「昨年のNTV技術の発表時に説明したように、この技術の目的は非常に低電力のステイトからフルパワーまで(CPUのパフォーマンスと電力の)ダイナミックレンジを広げることにある。発表以来、Intel社内の多くの製品グループが、NTV技術の成熟度について関心を寄せてきた。NTVを検討している社内開発グループは、パフォーマンスを求める一方で、ローパワーステイトで最小の電力にフォーカスしている。NTV技術は、こうした問題解決を軽減する、非常にリーズナブルな解になると思う。

　ただし、今のところ、まだ製品プロジェクトが進行しているわけではない。少なくとも、プロセッサ全体をNTVにするような計画はない。我々は試作チップでは、古いPentiumコアを使った。発表したように、複数のトランジスタ設計のサブセットを作り、Pentiumコア全てをNTV技術で設計し直した。しかし、これ(試作チップ)はたった1,200万トランジスタに過ぎなかった(CPUコア部分だけなら600万)。その程度のトランジスタ数を(NTV回路で)創り上げるのは比較的簡単だ。しかし、大きなコアをNTVで設計するとなると別問題だろう」。

Intelのパワーパフォーマンス戦略

　Rattner氏の説明からすると、Intelの次々世代のCPUが、すぐさま全てNTV技術で設計されて登場することはなさそうだ。実際の製品化への適用では、NTV動作ができるように回路設計を改良することによる、ダイエリアペナルティ(半導体チップ面積の増加)も考えなければならない。では、実際のチップには、どのようなステップを経てNTV技術が適用されて行くのだろう。Rattner氏は次のように説明する。

　「エリアペナルティは、おそらく10%程度だと示唆できるだろう。おそらく、最初にこの技術を導入する開発グループは、(チップの)他の部分がスリープ状態にあっても、依然としてアクティブであり続ける必要がある回路のグループになるだろう。ローパワーステイトであっても、起動していなければならない部分から、(NTV技術の適用が)起きると考えている。実際に、そうした分野で、NTV技術を使うことに関心が集まっている。

　我々はNTV技術でプロセッサを試作したが、Intelの内部的でNTV技術に興味を持っているのはプロセッサチーム群に限らない。多くのSoCユニットの部門が興味を持っている。特に、高い関心を寄せているのは、センサーサブシステムの部門だ。なぜなら、センサーサブシステムは、必ずしも高速で走る必要はないが、常に走り続けなければならないからだ。システム全体がスタンバイに入っている時でさえ、センサーサブシステムは起動している必要がある。そのため、それらのサブシステムでは低電力で駆動することが非常に重要となる。

　また、無線系の部門もNTV技術に関心を寄せている。旧Infineonグループから移籍したセルラー系の部門と、IntelのWi-Fiチームの、どちらも、少なくとも無線のデジタル部分にNTV技術を使うことができるかどうか調べている。彼らは無線ユニットの連結体の中で、多くのアプリケーションにNTVを使うことができると見ている。

　その他に、NTV技術が今後数年のうちに適用されるだろうと考えている分野はスーパーコンピューティングだ。なぜなら、この分野では非常に広い(パフォーマンスと電力の)ダイナミックレンジと、効率性が求められているからだ」。

　Rattner氏の発言からは、NTVがまず浸透する分野が見えてくる。無線ユニットの一部やセンサーでは、常に動作し続けることが求められている。無線はトラフィックがない状態でも待ち受けする必要がある。また、センサーは入力を常に監視する必要がある。そうした部分では、低電力で動作し続けることができるNTV技術が大きな力を発揮する。プロセッサでは、1Exa(エクサ)FLOPSのコンピューティングパフォーマンスを20MW(メガワット)の電力枠に収める必要があるスーパーコンピューティング分野がターゲットとなる。下のスライドは、IntelでExaFLOPSスパコンを担当するShekhar Borkar氏(Intel Fellow and Principal Investigator DARPA Ubiquitous High Performance Computing)が昨年の日本のプロセッサカンファレンス「COOL Chips XIV」で示したプレゼンテーションだ。

電圧のスケーリング

NTVのロジック

Vddスケーリングによるエネルギー効率

　Rattner氏は、NTV技術が浸透して行くには時間が必要だと指摘する。

　「NTVのような技術の適用は、一夜ではできない。徐々に普及して行くことになるだろう。我々はアグレッシブなNTV設計をプランニングの視点から語ってきたが、実際の製品に適用するには、まだ数年かかると見ている。まず、比較的小さなスケールでの開発によって、設計チームが教育されていき、より簡単に設計できるようになるに従って、時間とともに(NTV技術の使われる部分が)増えて行くと考えている。また、NTV回路のもたらすエネルギー効率の向上は、我々が経験を積み重ねることでさらに向上して行くだろう」。

　整理するとシナリオとしては、IntelのNTV技術は、SoCの中でも、低消費電力で動作し続けることが求められるユニットにまず採用される。そして、パフォーマンスのダイナミックレンジが必要とされる分野で、プロセッサコアにも採用が始まると見られる。

　しかし、このシナリオを実現するには、もう1つの技術要素が必要となる。それは、SoCの内部を小さなブロックに分割して、それぞれのブロックの電圧を個別に制御する技術だ。それを実現できるのは、Intelが以前から開発しているインテグレーテッドボルテージレギュレータ技術となりそうだ。この観測は当たっているのか、Rattner氏は次のように答える。

　「その通りだ。あなたは、正しく結びつけている。なぜなら、インテグレーテッドボルテージレギュレータなら、個々のサブシステムを個別に細粒度(Fine Grain)で動作電圧を変えたり、システムの他の部分をオフにした状態で電圧を供給しようとしたりすることができるからだ。

　我々は、この分野で長年研究を続けており、学会でその成果を発表してきた。おそらく、来年(2013年)の2月頃にはISSCCにおいて、Haswellについての論文で、細粒度の電力マネージメントと、インテグレーテッドボルテージレギュレータの活用について、発表できるのではと思う」。

　Intelは、2000年代前半頃から盛んにCMOSボルテージレギュレータの研究に取り組んできた。現在は、マザーボード上にあるディスクリートのボルテージレギュレータを、CMOSベースにして、最終的にプロセッサに取りこんでしまおうというビジョンだ。下のスライドは2005年のIDFでRattner氏がデモを行なった、CMOSボルテージレギュレータのパッケージへの統合の例だ。

CMOSボルテージレギュレータ試作機

　ボルテージレギュレータの統合のゴールはダイ(半導体本体)への統合で、その利点は、チップ内のブロックにそれぞれ個別の電圧を供給し易くなることにある。NTV技術と組み合わせれば、NTV回路部分を超低電圧駆動にすることで、電力を抑制できる。この2つの技術は、セットと考える必要がありそうだ。

　もっとも、インテグレーテッドボルテージレギュレータ自体は、NTVとの組み合わせでなくても、チップの電力を大幅に抑えることを可能とする。細粒度で電圧を制御することで、細かく電力の無駄を抑えるからだ。インテグレーテッドボルテージレギュレータが、Haswellの省電力技術のカギと言えるのだろうか?

　「正にその通りだ」とRattner氏は答える。「インテグレーテッドボルテージレギュレータは完全にキーテクノロジだ。今後は、インテグレーテッドボルテージレギュレータの採用がどんどん増えて行くだろう。

　細粒度の制御が可能になると、全ての面で効率を上げることができる。例えば、ターボモードで、1コアだけをクロックを上げたい場合には、細粒度の制御が大きく役に立つ。また、インテグレーテッドボルテージレギュレータが、高速な電圧切り替えタイムを実現することも重要だ。非常に高周波数で動作しているからスイッチングが高速になる。そのため、ワークロードの負荷に応じてきめ細かく電力を切り替えることができる。今は、一定のパワーレベルで常に走らせなければならないが、そうした無駄がなくなる。

　こうした利点は、ラージスケールになればなるほど大きくなる。実際に、Knights Corner(ナイツコーナー)の設計で行なった大きな改良の1つがそれだ。全体で非常に効率的なパワーデリバリを行なっている。メニイコアでは、非常に多くのコアがあるので、(細粒度で)管理する機会も増える」。

　Rattner氏が指摘する、インテグレーテッドボルテージレギュレータによる細粒度の電圧切り替えは、空間と時間の両方について適用できる。つまり、ダイ上の小さなブロック毎に電圧を切り替えるだけでなく、個々の切り替えを短時間で行なうことができる。Rattner氏は、2005年のIDFで、次のスライドでその利点を説明していた。

　スライドの横軸は時間、縦軸はエネルギーを示している。CPUの負荷による電力のデマンドは白い線で示されており、現在は間欠的であるため矩形となっている。

　この場合、現在の粗粒度(Coarse Grain)の電圧スイッチングでは、切り替えに時間がかかるため一定電圧で走らせるしかない。図中の赤の部分が無駄になっている電力を示している。

　しかし、粗粒度の電圧制御が可能になると、負荷に沿って短時間で電圧を切り替えることが可能になるため、無駄がずっと少なくなる。

　こうしたきめ細かな制御を可能とするインテグレーテッドボルテージレギュレータは、Intelの省電力制御にとって、最後の切り札の1つと言える。Rattner氏は、2005年を振り返って、次のように語る。

　「私が2005年のIDFのキーノートスピーチで憶えているだろうか。あの時、私はマザーボードから全てのディスクリートのボルテージレギュレータを取って、それをゴミ箱(すぐに時代遅れになるテクノロジと書かれていた)に捨てた(笑)。我々は、あの時のビジョンの現実化に非常に近づきつつある。

　基本的に、ダイを取り囲む全てのボルテージレギュレータ群は、それぞれコースグレインのレギュレータだ。これを置き換えることは、携帯電話やタブレット、またUltrabookの分野では非常に重要だ。それは、電力供給に関する問題を劇的に簡素化できるからだ。ずっと効率的なチップ制御だけでなく、実装面積の縮小と実装上の複雑さの除去によって、ずっと効率的なシステム設計も実現できる。誰にとっても利点がある、非常に強く要求されている類いの技術要素の1つだと思う」。

2005年のIDFのキーノートスピーチで、Rattner氏がマザーボードからディスクリートのボルテージレギュレータをはぎ取りゴミ箱に捨てるシーン	2005年のIDFキーノートスピーチで、ボルテージレギュレータが捨てられたゴミ箱。「すぐに時代遅れになるテクノロジ」と書かれている