前回、SFP+(正確に書けば10GSFP+CU)が大きなシェアを握り始めた、という話をしたわけだが、では10GBASE-Tがどうなるか? という話である。

　前回のIDFでIntelは「10 Gigabit Ethernet LAN on Motherboad - Are We There Yet?」というタイトルのセッションを開催し、この中で初めて同社の10GBASE-Tに関する戦略を明らかにした。ただ前回も書いたとおり、IntelはSFP+を推進しているベンダーでもあり、このため話も両方が混じった話となってきている。

　まずマーケットのトレンドとして、特にデータセンターでは明確に10GbEが必要になってきているのは間違いない(写真01)。で、既存のGbEを10GbEに置き換えることで、大幅にコストダウンと性能アップが図れるというのがここ数年来のトレンドである(写真02)。

　ここからがちょっと面白い。写真03は今後の10GbEマーケットのトレンドを示したものだが、今年から来年にかけてブレードサーバー上に10GbEインターフェイスを搭載する割合が先ず増え、2011年からはStandalone Serverがこれを上回る勢いで10GbEインターフェイスを搭載するという見通しが語られているのが分かる。現状10GbEは拡張カードの形がほとんどであるが、今後はオンボードとして標準装備されるようになってくる、ということだ。

【写真01】Intelは近年、「既存のサーバーを新しいCPU(とマザーボード)に切り替えることで、こんなに台数を減らす事ができます」という提案をしているが、処理能力はともかくとして扱うべきデータ量が一定でサーバーの台数が減るということは、つまり1台あたりが処理すべきデータ量が増えるということであり、これはより高速なネットワークが必要という事になる。ある意味当然と言えば当然の話。	【写真02】もっともエンタープライズも場所によっては既に10Gbpsですら足りなくなっており、40Gbpsとか100Gbpsを早く、という声は以前から上がっていた。これを受けて40/100GbpsのIEEE802.3ba今年6月に標準化作業が完了している。	【写真03】LOMは"LAN on Motherboard"の略、Dell'Oroはネットワーク分野に特化した調査機関のDell'Oro Groupの事である

　ここから5枚ほど、そもそも10GbEにはどんな規格があるのか、という話が続く(写真04～08)。さて、話はここからだ。10GBASE-CX4に代わり、最近は10GSFP+Cu(というか、SFP+ Direct Attach)が普及しつつあるのは前回も紹介したとおりであり、値段の安さと省電力性で現時点では一番普及している規格であるのは間違いない(写真09)。ところが長期的な価格競争量という観点で言うと、10GBASE-Tは圧倒的である(写真10)。

　加えて、最大100mという伝達距離は、SFP+ Direct Attachでは接続できなかった距離をカバーすることが可能である。そもそもデータセンターは100BASE-TXや1000BASE-Tをこれまでも使ってきたわけで、内部の機器配置は当然これらのネットワークで到達可能なように設計している。その意味では、SFP+ Direct Attachは10GBASE-Tの完全な置き換えにならないわけで、この点では10GBASE-Tは待ち望まれていたといってよいだろう。サーバー用途に限れば、PHYのレイテンシの大きさ(これは言うまでも無くLDPCの処理にこれだけ時間がかかるという話だ)はあまり問題にならないからだ。

【写真04】変調方式からみた10GBASE規格。Tのみが全くことなるものとなる	【写真05】これはNaming Ruleの話。光の場合、長距離ほど長波長を使うことになる	【写真06】実際に規格として存在する10GbEのあれこれ。X系は4レーン構造でその分高価格になる一方、エンコードは8B/10Bで単純である。Rは64B/66Bエンコーディングである。当初は10GBASE-Tもこれを使う案もあったが、UTPなりSTPなりでは到底10Gbpsで通信できない(というか、X系の3.125Gbpsですら無理)ということで早々に放棄されている

【写真07】データセンターなどで使われる(予定を含む)主要な規格。ある程度の大きさのセンターの場合、ラック内とか隣接ラック間は10GBASE-CX4や10GBASE-KR、それらのラックとコアルータの間を10GBASE-SRといった繋ぎ方をしているケースを良く聞く(まぁこのあたりは構成次第なのだが)	【写真08】前回紹介したSFF-8431の話。まぁ確かに“10GSFP+Cu”という名称はあまり聞かない(というか、筆者が会話したことのあるメーカーの担当者はみな“SFP+ Direct Attach”と言っていた)
写真09:SFP+ Direct Attachのコネクタ形状は、写真08に出てきたものそのままである。機械的形状は同じで、光の場合は棒状のアダプタの中にオプティカルモジュールが収められ、ここから光ファイバーが引っ張り出される形であるが、SFP+ Direct Attachでは(接続するための接点から)そのまま電線が引っ張り出されていると考えれば良い	【写真10】ただし落とし穴もある。PHYのLatencyがSFP+ Direct Attachとか10GBASE-SRと比べて一桁大きいのは、HPCのクラスタリングなどには致命的である。以前HPCの場合、GbEを使って低価格なクラスタリングを構成するというトレンドがあった(現在も低価格/小規模向けにはGbEが使われている)が、これをそのまま10GBASE-Tに置き換えるとむしろ性能が落ちかねない感じだ。ある程度の規模になると(10GBASE-Tの登場が遅れたこともあり)InfiniBand 4Xが広く使われているのが現状だが、これらが10GBASE-Tに置き換えられる日は来ないかもしれない

　前回も紹介したとおり、消費電力はやや高いが、Short reachやIEEE802.3az EEE(Energy Efficient Ethernet:2010年9月にIEEE 802.3az-2010として標準化作業が完了した。リンクのレベルで負荷適応アプローチを掛けるもので、要するに通信がないと電力供給を遮断する仕組み)ではSFP+ Direct Attachに近いところまで消費電力を下げることに成功した。まぁ完全に追いついたとはいえないのは、IEEE 802.3az EEEは通信時の消費電力が下がらないことで、結果として煩雑に通信が行なわれる環境では3.5Wに限りなく近い消費電力になるからだが、それでも40nmプロセスで3.5W/portまで来たから、恐らく32/28nm世代では3Wを切るあたりまでいけるかもしれない。

　次の問題はケーブルであるが(写真11)、CAT5/CAT5eはどうしようもないとして、CAT6/CAT6a/CAT7であれば利用できるという話は第1回にもご紹介した通りだ。家庭あるいはSOHOにおける現場はまた別の話になるかもしれないが、どのみちデータセンターでは新規格となれば配線の引き直しは避けられないし、SFP+ Direct Attachよりもずっと価格が安い点も普及の一助となるだろう。

　ちなみに10GBASE-Tのメリットとして、パッチを経由できる(写真12)という点も、特にデータセンターでは重要視される。パッチはパッチボードあるいはパッチパネルなどと称されるが、要するに配線の繋ぎ変えを容易にするためのユニバーサルボードだと思えば良い。光ファイバー向けのパッチパネルなどもあるから、別に10GBASE-Tのみがパッチを使えるという訳ではないが、コストの観点で言えば光ファイバー用やSFP+ Direct Attach用のパッチは高価(これはこうしたパッチを通す事を規格で考慮していないため、電気的に透過になるように工夫する必要がある)であり、対して10GBASE-Tは、基本的にはただの機械的配線で済むので非常に安価で済むという点が異なる。

【写真11】前回も説明した通り、この断面図は実装例であり、別の構成もありえる。とはいえ当初はこの構造を踏襲するケースが多いだろうとは思うが	【写真12】安価なパッチとは、要するに板の表と裏にそれぞれRJ45のコネクタがついているだけのもの。10/100/1000BASE-Tの場合は単に電気信号が伝わるだけだから、これで十分であり、後はパッチの両側の配線を入れ替えることで簡単に構成が変更できるという仕組み

　ただその10GBASE-T、信号レベルはちょっと凄まじいことになっている(写真13)。これに関してのIntelの見解は「シリコンの微細化で解決できる」というもの(写真14)。従来のネットワークを含むほとんどのバスでは、PHYはあくまでも送受信とせいぜいが均一化までで、積極的なエラー検出/訂正は上位レイヤが行なうというのが常だったが、10GBASE-TではLDPCまでPHYに取り込まないとまともな通信がそもそもできないというあたりが、10GBASE-Tの難しさを示しているともいえる。ただその強力なエラー訂正まで取り込んだがゆえに、パッチを挟んでも問題なく通信できるようになったというあたりは、どちらがより好ましいかで微妙な判断になりそうだ。

写真13:Data Eyeの比較。PCIe Gen1/2とか、Ethernetも10GBASE-SRの場合、このようにきちんとData Eyeが開く(左上)。ところがもう少し難しくなると、そのままではData Eyeが開かない(左下)ので、送受信の際にSignal equalizationが必要となる。これが10GBASE-Tとなると、Error Removalまでやらないとまともな信号にならない事が良く分かる	写真14:ケーブル品質とPHYの機能(というか複雑さ)がトレードオフの関係にある、という話であるが、「PHYを構成するシリコンはムーアの法則に従ってどんどん安価になるが、ケーブルはそうはいかないので、シリコンを費やす方向性の方が長期的には安く上がる」ということになる。ただ今回の場合、規格制定から4年あまりを費やさないと現実的な値段にならなかったあたりが問題といえば問題である

　さて、ここからがIntelのロードマップである。まず前提として、マザーボードに10GbEを搭載するというニーズは間違いなくあり、そうしたニーズに適するのが10GBASE-Tだとした上で(写真15)、Intelは2011年の第2四半期から本格的に10GBASE-Tをオンボードで搭載していくことを明らかにした(写真16)。ここでIntelの出した条件というのがちょっと面白い(写真17)。最初の条件は当然10GBASE-Tは満足しており、逆にその他の10GbEでは実現不可能であるから、これは要するに10GBASE-T以外を振り落とすための条件であり、次いで消費電力やコスト、フットプリントは実際のIntelの製品が、このスペックに収まっていると見るのが正しいように思える。

【写真15】最後の"Roadmap to continued cost and power reduction"に若干の疑念はなくもないが、10GBASE-Tでも実際のトランシーバの出力は従来の1000BASE-Tからそれほど大きく増えているわけではなく、実質的にはLDPC部分の消費電力がかなりを占めていると思われるので、ここはプロセス微細化で素直に消費電力と回路サイズ(ダイサイズ)が縮まるものと思われる	【写真16】10GBASE-Tの立ち上がりも、1000BASE-Tとほぼ同じになる、というのがIntelの主張である。個人的には鍵になるのは10GBASE-Tのコントローラよりもむしろ10GBASE-T対応のスイッチがどれだけ出てくるかだと思うので、このあたりでIntelがどんな働きかけをしているのか、を知りたいところだ	【写真17】FootPrintに関しては、当初はPHY/MACの一体チップだが、そのうちにMACがチップセットに統合され、最後にPHYまでチップセットに統合されるという流れが一般的である。大体Intelの場合、当初はPHY/MAC一体型チップを標準I/F(例えばPCIe Gen2 x4とか)で繋ぎ、次にこれを聞いたことも無い独自I/F(例えばIntel 82536EB/82546EBで使われたKumeran interface)を使った製品に移行、次いでMACを分離してチップセットに統合(I/Fは標準)し、最後に全部統合という流れになるのが普通のようだ

　価格は? というと、10GBASE-Tのポート単価が1000BASE-Tの3倍以内に抑えられないといけない、という条件がつけられている。ただこれは元の1000BASE-Tのコントローラの値段による部分が大きい。例えば2010年に発売されたIntel 82583Vの値段を調べると3ドル未満(AVNET調べ：当然発注数量で値段は変わる)だが、エンタープライズ向けではもう少し前に登場したIntel 82575EBDual Port GbEで40ドル弱(これもAVNET調べ)というあたりで、概ねターゲットはこの辺と考えれば、恐らく2ポートで100ドル程度になると考えるのが妥当だろう。

　実際、2011年に発売されると思われるIntel初のLOM向け10GBASE-Tコントローラは(価格以外については)これに納まっている模様だ(写真18)。価格面からみたロードマップはこちら(写真19)で、ワンチップ化(それ以前の製品はいずれもIntel 82598+PHYという2チップ構成だった)や40nmプロセスでの製造などで、ポート単価は恐らく99ドル程度まで下がっていると見るのが正しいだろう。次は消費電力のロードマップ(写真20)だが、これはまぁ5W/ポートという数字の再確認でしかない。ただ5W未満というのはMACまで含めての数字だから、一応現実的な範疇に収まったというべきか。

【写真18】してみると前回も紹介した、ESC 2009で公開されていた10GBASE-TのカードはAT Server Adapterかもしれない。しかし25W/ポートとは……	【写真19】40nmというプロセスや、Standard-based Technologiesといった言い方をするところをみると、恐らくはTSMCの40nm Gプロセスか、ひょっとすると40nm LPプロセスを使っていると思われる	【写真20】Adaptive Power ModesはEEEに近いアプローチの話なのか、それとは別のいわゆるClock Gating的なものを指しているのかここでは不明である。

【写真21】とりあえず製品名がIntel X540になるということは分かった

　ということでプレゼンテーションは写真21で最後であるが、2011年以降は10GBASE-Tが立ち上がる(というか、10GBASE-Tを立ち上げる)というのがIntelの強いメッセージであることがわかった。それも、ブレード系のサーバーのみならず、これまでは全く話が出てこなかったワークステーションまでちゃっかり入っているあたり、恐らくIntelの2011年のXeon 1P/2Pのプラットフォームは10GBASE-Tで全面置き換えという話になるのだろうと想像される。

　こうなると気になるのは他社、特にスイッチメーカーの動向である。今回Intelが妙に1000BASE-Tとの親和性を強調するのは、やはりスイッチメーカー側の対応がやや遅く、2011年一杯は既存の1000BASE-Tのスイッチで凌ぐという状況を半ば予定しているのかもしれない、と思う。実際幾つかのベンダーにそれとなく10GBASE-Tの移行を聞いても、判で押したように「顧客の要求があれば製品を出す」という返事がかえってきており、様子見の姿勢を示すところばかりだった。まぁ典型的な卵と鶏状態であるが、これを破るためにIntelは先行して10GBASE-Tのインフラをバラ撒く、という決断をしたと考えるとわかりやすい。もしIntelの予想通りにオンボードで10GBASE-Tのチップを搭載するサーバーの数が増えれば、当然スイッチベンダーもここに製品を投入することが予想される。

　実際、既に10GBASE-SRや10GBASE-CX4、あるいはSFP+ Direct Attach対応スイッチはあるわけで、という事はMAC層やその上に関してはASICは存在していることになる。これに手頃な10GBASE-TのPHYを組み合わせれば10GBASE-Tのスイッチはすぐ作れるし、実際主要な(Intel以外の)ベンダーも40nm程度のプロセスでPHYの量産を開始しているから、実現は難しくない。当初、つまり2011年あたりはまだ結構な値段になると思われるが、2012年あたりからは随分安くなるだろうと想像される。

　もっとも、これが一般家庭とかSOHOまで降りてくるのは当分先であろう。一般家庭レベル、というのは例えばスイッチのポート単価が1,000円程度まで下がることで、5～8ポートのスイッチが1チップで実現できないと不可能だが、40nmでやっと2ポートだから、実際には32/28nm程度でも無理で、20nmプロセスが登場するのを待つ必要がある。クライアントの側も、これに対応して内部バスを増強しないと使いきれない(10GBASE-TだけでPCIe Gen1 x4の帯域を使い切ってしまうから、Sandy Bridge世代の5Gbps/pinに増強したDMIでもまだ不十分である)。まぁそれでもハイエンド向けには差別化要因として搭載されるかもしれないが、メインストリーム系まで降りてくるには相当かかりそうだ。ということは早くても2013年、実際には2014年あたりになるだろう。当面10GBASE-Tはサーバー用のみに利用される、という構図が続くことになると思われる。