■後藤弘茂のWeekly海外ニュース■ ISSCCで明かされるCellの実像

●回路技術学会ISSCCで5つの論文が公開される

久夛良木健氏(ソニー・コンピュータエンタテインメント社長兼グループCEO)

　いよいよ、次世代PlayStation(PlayStation 3?)の心臓部である「Cellプロセッサ」の正体が明らかになる。SCEIとソニーは、パートナーであるIBM、東芝と共同で、2005年2月のカンファレンスISSCC(IEEE International Solid-State Circuits Conference)で、Cellプロセッサの概要や各部の実装を発表する予定だ。SCEI/ソニーは、以前にもPlayStation 2チップの発表をISSCCで行なっている。

　1個のCellプロセッサには、1個の64bitパワーアーキテクチャプロセッサコアと複数のストリーミングプロセッサコア、フレキシブルI/Oインターフェイス、メインメモリインターフェイスが搭載される。ストリーミングプロセッサは、4wayのSIMD演算ユニットを備え、ソフトウェア制御でパイプラインを構成してストリーム処理を行なう。ハードウェアレベルの強力なセキュリティシステムを内蔵し、チップ間インターフェイスにはRambusのパラレルI/O技術を採用する。

　製造は、まずIBMの90nmプロセスで2005年前半にスタート。搭載製品は、SCEIのPlayStation 3、ソニー/SCEI/IBMのワークステーションのほか、2006年に登場するソニーのホームサーバーとデジタルTV、東芝のデジタルTVなど。パフォーマンスは、ラックマウントワークステーションの場合、1ラックで16T FLOPS(Floating Operations per Second)の浮動小数点演算能力に達する。

　2月のISSCCでは、ソニー/SCEI、IBM、東芝は共同で4つのCellプロセッサ関連論文を発表する予定となっている。ISSCCのアドバンスプログラムに記されている論文名は以下の通り。

(1)「10.2 The Design and Implementation of a First-Generation CELL Processor」
(2)「7.4 A Streaming Processing Unit for a CELL Processor」
(3)「20.3 A Double-Precision Multiplier with Fine-Grained Clock-Gating Support for a First-Generation CELL Processor」
(4)「26.7 A 4.8GHz Fully Pipelined Embedded SRAM in the Streaming Processor of a CELL Processor」
　このほか、Rambusとスタンフォード大学による、CellプロセッサのI/Oインターフェイス関係の論文も1つ発表される。
(5)「28.9 Clocking and Circuit Design for a Parallel I/O on a First-Generation CELL Processor」

　つまり、2月のISSCCの段階で、Cellプロセッサについては、(1)第1世代Cellの全体設計と実装の概要、(2)Cellに内蔵されるストリーミングSIMDプロセッサコアの概要、(3)コア内部の倍精度浮動小数点演算ユニットの概要、(4)ストリーミングプロセッサコアに内蔵されるSRAMの実装、(5)Rambusの技術を使ったチップ間インターフェイスの回路設計が明らかになるわけだ。

　ISSCCは、Processor Forum(旧Microprocessor Forum)のようなマイクロアーキテクチャのカンファレンスではなく、基本的には回路技術のカンファレンス。そのため、Cellのマイクロアーキテクチャの全体像が発表されるのは最初の論文(1)だけで、(3)や(4)は、もっと細かなトピックになる。しかし、次回のISSCCで、概要がほぼ明らかになることは確実だ。

　ちなみに、(1)の論文の著者名には、SCEIの出願したCell関連特許に発明者として名前が記載されている山崎剛氏とおぼしき名前(T.Yamazaki)もある(ただし所属がソニー/SCEIではなくIBMになっている)。このことから、SCEIの特許と、今回のCellプロセッサの関連性も見えてくる。

●ISSCCのプログラムから見え始めたCellプロセッサの姿

SCEIのカンファレンスで示されたPlayStation 3のスケジュール。Next SystemとなっているのがPlayStation 3

　ISSCCは、12月1日から同カンファレンスのアドバンスプログラム(事前プログラム)を一般公開した。また、それに合わせて、ソニー/SCEIとIBM、東芝はプレスリリースを出した。アドバンスプログラムには、論文の非常に簡単な紹介が記されており、リリースとの組み合わせによって、ISSCCの発表前に、Cellの輪郭もおぼろげながら見え始めた。

　第1世代のCellプロセッサには、以下の要素/フィーチャ(仕様)が搭載される。

(1)1個の64bit Powerアーキテクチャプロセッサコア
(2)複数のストリーミングプロセッサコア
(3)フレキシブルI/Oインターフェイス
(4)広帯域のメインメモリインターフェイス
(5)ハードウェアベースのセキュリティシステム
(6)リアルタイムアプリケーションのためのリアルタイムリソース管理システム
(7)複数のOSの同時実行
(8)ファイングレインのクロックゲーティングなどの省電力機能

　これを見る限り、Cellは、1個のスカラプロセッサコアと、複数のベクタ型ストリーミングプロセッサコアの組み合わせで実装されるようだ。Cellはマルチコア/マルチスレッドアーキテクチャと説明されている。アドバンスプログラムの記述を見る限り、プロセッサコアとストリーミングプロセッサコアによるマルチコアとしてなっているようだ。

　(1)スカラプロセッサコアとしては、IBMのCPU命令セットアーキテクチャ(ISA)であるPowerの64bit版をベースにしたコアを搭載する。Cellの命令セットがPowerのサブセットという情報は、かなり以前からゲーム業界関係者の間で流れていた。また、あるIBM関係者は、将来的にはPowerPC系にCellで開発した技術がフィードバックされる可能性があるとも示唆しており、両アーキテクチャの間に関連性があることは明かだった。しかし、今回の発表によって、Cellが64bit Powerとのフルの互換性を持つ可能性が見えてきた。

　ちなみに、SCEIのCell関連と見られる特許では、Cellで実行できるプログラムについては「ソフトウェアCell」と呼ぶオブジェクト形式しか記述されていない。しかし、ある関係者によると、Cell自体は、ローレベルの命令がそのまま実行できる通常のプロセッサであり、ソフトウェアCellはソフトウェア制作上の“マナー”に近いという。

　(2)Cellのメディア性能のカギを握るのはストリーミングプロセッサとなる。ISSCCのプログラムを見ると、1個のストリーミングプロセッサは4wayのSIMD演算ユニットを備える。このストリーミングプロセッサは、データムーブメントと命令フローがソフトウェアで制御される。つまり、1世代前のGPUのようにハードウェア的にストリーミングパイプラインが固定されているのではなく、自由にパイプラインの構成ができることになる。

　これついては、SCEIのCell特許の中にまさにその通りの記述がある。特許の中ではストリーミングプロセッサは「Attached Processing Unit (APU)」と呼ばれており、複数のAPUを組み合わせることで仮想的にパイプラインを構成、ストリーミング処理を行なうことができると説明されていた。各APUはメインメモリ上の特定のアドレス空間を共有し、複数APU間で効率的にストリーミング処理を行なう。この利点は明確で、汎用性の高いプロセッサで、固定型のストリーミングプロセッサに近い高効率のストリーミング処理が可能になる。

　ISSCCには倍精度浮動小数点演算の乗算ユニットについてのセッションも予定されている。これがストリーミングプロセッサの乗算ユニットだとしたら、倍精度で4way SIMDは考えにくいので、倍精度とx2の単精度の演算を切り替えできるという可能性も推測される。

●I/O回りもISSCCで明らかに

　(3)リリースにあるフレキシブルI/Oインターフェイスが何を指すかは明確ではないが、Cellは、コンパニオンチップとのインターコネクトにRambusの「Redwood(レッドウッド)」テクノロジを使うことは確実だ。ISSCCのプログラムを見ると、Cellに実装されるインターフェイスは6.4Gb/s/linkになるようだ。とすると、インターコネクトが16bit幅だった場合には12.8GB/secの帯域ということになる。Rambusの論文があるため、チップ間インターフェイスについても、ISSCCのセッションで概要が明らかになると見られる。

　(4)メインメモリインターフェイスについては、今回は広帯域であること以外、ほとんど記述がない。しかし、CellはRambusの次世代メモリXDR DRAMのインターフェイスを実装していると、メモリ業界関係者は語っている。

　(5)ハードウェアベースのセキュリティシステムについては、リリースでコンテンツ保護のためと一言触れられている以外は一切説明がない。しかし、SCEIはPSPチップにも、コンテンツ保護用の強力なセキュリティシステムを搭載しており、同じ流れにあると見られる。

　(6)リアルタイムアプリケーションのためのリアルタイムリソース管理システムについては、今のところ詳細はわからない。ただし、SCEIのCell特許には、ソフトウェアオブジェクトにヘッダをつけて、そのヘッダに時間情報を入れることで、分散型のリアルタイム処理を容易にするという記述がある。

　(7)複数のOSの同時実行は、Cellプロセッサがバーチャルマシンのハードウェア支援メカニズムを備える可能性を示唆している。Intel CPUもこうした機能を備え始めたが、バーチャルマシンハードウェアについては、メインフレームプロセッサでの実績を持つIBMの方が、じつは実績がある。この機能は、ホームサーバーでは非常に有効だと推測される。例えば、ホームサーバーでは、PlayStation 3ゲームとHDビデオ再生を同時に別OS上で実現できるようになる。

　(8)ファイングレインのクロックゲーティングなどの省電力機能。ISSCCのアドバンスプログラムを見る限り、Cellプロセッサの回路設計のカギは省電力化にあると見られる。粒度の小さな(fine grain)クロックアイランド(クロック制御を行なうユニット単位)でクロック制御を行なうことで、アクティブ電力の低減を行なうようだ。もう1つの問題であるスタティック電力の制御については、まだ、ほとんど判明していない。

□関連記事
【11月29日】米IBMとソニーら、Cellの概要を発表
http://pc.watch.impress.co.jp/docs/2004/1129/cell.htm
【5月14日】【海外】IBM/SCE/ソニーのCellプロセッサワークステーション
http://pc.watch.impress.co.jp/docs/2004/0514/kaigai090.htm
【4月1日】ソニー、システム・オン・チップにIBMのPowerを採用
http://pc.watch.impress.co.jp/docs/2004/0401/sony.htm
【2003年9月9日】【海外】PlayStation 3の次は家庭内Cellコンピューティング
http://pc.watch.impress.co.jp/docs/2003/0909/kaigai019.htm
【2003年9月1日】【海外】久夛良木健氏が語る、PlayStation 3とCellの正体
http://pc.watch.impress.co.jp/docs/2003/0901/kaigai015.htm
【2003年6月2日】【海外】PlayStation 3のグラフィックスチップはCellベース?
http://pc.watch.impress.co.jp/docs/2003/0602/kaigai01.htm
【2003年5月29日】【海外】SCEIのPlayStation 3の心臓「Cell」の正体
http://pc.watch.impress.co.jp/docs/2003/0529/kaigai01.htm
【2002年3月25日】【海外】PlayStation 3の核となるCellは全く新しい概念のCPU
http://pc.watch.impress.co.jp/docs/2002/0325/kaigai02.htm
【2002年3月25日】【海外】PlayStation 3の正体は“Cell+Linux+グリッド+自律コンピューティング”
http://pc.watch.impress.co.jp/docs/2002/0325/kaigai01.htm

□バックナンバー

(2004年12月2日)

[Reported by 後藤 弘茂(Hiroshige Goto)]