東芝、2次以降のキャッシュを全てMRAMにする低電力・低コスト技術(2/5)

メモリセルの回路構成。左は3次キャッシュ(L3)とラストレベルキャッシュ(LLC)のメモリセル。右は2次キャッシュ(L2)のメモリセル。東芝の講演論文から