設計ルールを50nmに固定し、メモリセルアレイの層数を増やすことで、実質的にプレーナ技術の10nm前後に匹敵する高密度化を進める。Micronが国際学会で発表した論文から抜粋した

設計ルールを50nmに固定し、メモリセルアレイの層数を増やすことで、実質的にプレーナ技術の10nm前後に匹敵する高密度化を進める。Micronが国際学会で発表した論文から抜粋した