IntelのeDRAMチップは128バンク構成でリード/ライト/リフレッシュを並列(6/16)

    もっと見る
      もっと見る
        もっと見る
          もっと見る

          • 前の画像

          • この写真の記事へ

          • 次の画像

          HaswellのOn Package I/O(PDF版は<span class="img-inline raw"><a href="/video/pcw/docs/638/982/p04.pdf" ipw_status="1" ipw_linktype="filelink_raw" class="resource">こちら</a></span>)

          HaswellのOn Package I/O(PDF版はこちら)

          • 前の画像

          • この写真の記事へ

          • 次の画像

          関連記事

          • 連載後藤弘茂のWeekly海外ニュース

            多様化でDRAMが変わる、メモリ階層が変わる

            2014年5月26日

          • 連載後藤弘茂のWeekly海外ニュース

            Haswellの高性能グラフィックスのカギ「Intel内製eDRAM」の詳細

            2014年3月10日

          • 連載後藤弘茂のWeekly海外ニュース

            Haswell省電力機能のカギ「FIVR」とその今後

            2014年2月26日

          • 連載後藤弘茂のWeekly海外ニュース

            IntelがHaswellの設計詳細をHot Chipsで発表

            2013年9月4日

          • 連載後藤弘茂のWeekly海外ニュース

            「Haswell」の最強の武器「統合電圧レギュレータ」

            2012年12月26日

          • 連載後藤弘茂のWeekly海外ニュース

            超広帯域メモリの採用を可能にするIntelの新パッケージング技術「EMIB」

            2015年2月3日

          • 連載後藤弘茂のWeekly海外ニュース

            Intelがチラ見せする「Skylake」世代のCPUの姿

            2015年8月12日

          • 本サイトのご利用について
          • お問い合わせ
          • 広告掲載のご案内
          • プライバシーポリシー
          • 会社概要
          • インプレスグループ
          • 特定商取引法に基づく表示

          Copyright ©2018Impress Corporation. All rights reserved.