【IEDM 2010レポート】 2xnm世代の高密度大容量を実現したNANDフラッシュ技術
(8/8)
前の画像
この写真の記事へ
3bit/セル(TLC方式)のデータ書き込み結果。各しきい電圧がきちんと分離されていない。改良の余地がある
前の画像
この写真の記事へ
関連記事
【2010年10月14日】Samsung、3bit/セルの64Gbit NANDフラッシュメモリ
http://pc.watch.impress.co.jp/docs/news/20101014_399947.html
【2010年8月31日】東芝、24nmプロセスの64Gbit NANDを量産開始
http://pc.watch.impress.co.jp/docs/news/20100831_390554.html
【2010年2月2日】IntelとMicron、世界初の25nmプロセスNANDフラッシュ
http://pc.watch.impress.co.jp/docs/news/20100202_346425.html
【2007年12月13日】【IEDM 2007】東芝とSanDisk、既存技術の改良でNANDフラッシュの限界を延ばす
http://pc.watch.impress.co.jp/docs/2007/1213/iedm04.htm