従来のアーキテクチャはL2キャッシュ容量が少なく、キャッシュミスした際にメモリへのアクセスが頻発していた

従来のアーキテクチャはL2キャッシュ容量が少なく、キャッシュミスした際にメモリへのアクセスが頻発していた