前の画像
次の画像
記事へ
ビット線の分割と上層配線の活用によるビット線負荷減少策の概念図。ISSCCの講演スライドから引用した
連載後藤弘茂のWeekly海外ニュース
TSMCがISSCCで5nmプロセスまでのプロセス技術を展望
2017年2月8日
連載福田昭のセミコン業界最前線
両極端に分かれたIBMとTSMCの次々世代半導体製造技術
2016年12月9日
Samsung、EUVリソグラフィ採用の7nm FinFET技術を公表
2017年6月8日