|
|
●9つのCPUが入り乱れるラッシュ状態
 |
| Intel公式のロードマップ |
今回は、Intelがサンノゼで開催されたMicroprocessor Forumの「Intel's Enterprise Processor Roadmap」で、明らかにしたロードマップをベースに、業界関係者からの情報を加えて、ロードマップを整理してみたい。
左の写真が、IntelがMicroprocessor Forumで公開した公式のロードマップ。それにさまざまな情報源の情報を加えたのが下の推定ロードマップ図だ。ただし、推定ロードマップ図の、2003年のスケジュールは、確実ではない。多分に推測の部分が含まれている。
これを見てもわかる通り、Intelは、サーバーに関しては、従来よりも細かなセグメントに分け、各用途毎に異なるCPUを提供する戦略に変えている。どうしてそうなったかというと、ラックマウントサーバーやラックマウントタイプのハイデンスサーバーが急成長したためだ。Intelは、現在、この市場にはデスクトップやモバイルと同じコアのCPUを提供している。その結果、サーバーロードマップには、ハイエンドマルチプロセッサ対応CPUから超低電圧(ULV)版CPUまでが拡散している。
 |
 |
| Intel Server CPUコアの移行推測図 | Intel Workstation CPUコアの移行推測図 |
●IA-32ではHyper-Threadingテクノロジが
まず、マルチプロセッササーバーから見ていこう。ここで、来年最初に登場するのはPentium 4アーキテクチャベースの0.18μm版大容量L3キャッシュプロセッサ「Xeon MP(Foster MP:フォスタMP)」だ。Foster MPは、1MBまたは512KBのL3キャッシュを搭載、1.4/1.5/1.6GHzで登場するようだ。来年第1四半期に発表が予定されていると言われている。
Foster MPについては情報が少ないが、Intelの「スレッドレベルパラレリズム(TLP:Thread-Level Parallelism)」技術Hyper-Threading(Jackson Technology:ジャクソン)をインプリメントしていると見られている。Intelは、8月のIDFのキーノートでは、Hyper-Threading版CPUの投入時期を2002年中としか言わなかった。しかし、Intelのアナンド・チャンドラシーカ(Anand Chandrasekher) アーキテクチャ事業本部副社長兼マーケティング統括本部ディレクタ(Vice President of the Intel Architecture Group and Director of the Intel Architecture Marketing Group)は、プレスセッションで「2002年の早いうちに登場する大容量キャッシュ版Xeonで、最初にHyper-Threadingテクノロジを見ることができる」と言っている。そのため、Foster MPがHyper-Threading CPUだと思われる。
業界関係者によると、Foster MPのシリコン自体はすでにある程度前からあったという。その発表とリリースが遅れたのはHyper-Threading技術の発表がらみだと、言われている。
Jackson Technologyのウワサは、じつは1年半以上前からあった。昨年の春頃に、ある業界関係者から「Intelがサーバー分野でカギとなると言っている技術で、1つのCPUの中に2つのCPUが入っている」と聞かされたことがある。その時は、うかつにもマルチコアオンダイ、つまり、CPUコアがまるごと2つ入っていると思いこんでしまった。IntelのTLP技術の開発がそこまで進んでいると思わなかったからだ(マルチコアの方がインプリメントが簡単)。
そして、それ以降は、Jackson Technologyについてはほとんど直接的な情報が入らなくなってしまった。これは異常なことだ。というのは、Intelは通常、1年以内に提供する製品についての概要をOEMベンダーに通知するからだ。このことは、Intelがこの技術について、かなり注意して情報漏洩を防いでいたことを意味する。また、Jackson Technologyについては、どうもUSサイドの方が、アジアサイドより情報のリークは多かったような気がする。
Intelは、今年6月に、Compaqと戦略的な提携を結んだ。その中には、Compaqが持っているAlphaプロセッサ&コンパイラ技術とリソースのIntelへの提供が含まれていた。そして、Alphaの次々世代CPU「Alpha EV8」は、当時発表されているCPUの中でもっとも進んだTLP技術を取り込んだアーキテクチャだった。そして、Intelが、唐突にJackson TechnologyことHyper-Threadingのベールをはいだのは、その2カ月後のことだった。
IntelがHyper-Threadingをそれまでかなり秘密にしていたこと、それから発表がCompaqとの提携直後だったことから、この2つの関係は憶測を呼んだ。もっとも多かったのは、IntelはAlphaの知的所有権のどれかに抵触する、あるいは将来抵触してしまう可能性があり、Alpha問題を片づけるまでHyper-Threadingの発表ができなかったという見方だった。真相はわからないが、今、IntelがTLP技術のインプリメントについて、かなりのフリーハンドを持っていることだけは確実だ。
●Foster MPはServerWorksプラットフォームで立ち上げ
Foster MP向けチップセットについては、Intel純正のチップセット計画は今のところ明らかになっていない。これは、Intelが4way以上ではIA-64プラットフォームの方にリソースを割いているためと思われる。そのため、Intelは4Way構成ではServerWorksの「GC(Grand Champion)-HE」チップセットを推奨する。
GC-HEの構成は2月のIDFで公式に明らかにされている。それによると、メモリはDDRメモリ。4チャネルのDDR200で、メモリ帯域は6.4GB/sec、メモリ容量は32GB(拡張すれば64GB)までサポートする。これは、ノースブリッジである「CMIC HE」にダイレクトコネクトする形ではなく、メモリリピータ「REMC」を使う。I/Oチップは2チャネルPCI-Xをサポートする「CIOB-X」を3個、32bit PCIなどレガシーI/Oをサポートする「CSB-5」を1個接続できる。大体の構成は、4way構成時のIntel 870チップセット(IA-64用次期チップセット)と似ているが、i870のような8～16Wayへのスケーラブルな拡張のためのスイッチチップは、基本のチップセットにはない。
Foster MP 8Way向けチップセットは、まだよくわかっていない。8wayシステムはやっているベンダーが少ないため、情報があまり入ってこないというのが実状だ。2年ほど前には、IntelがここにIntel 870のFSB(フロントサイドバス)を変えたバージョンを持ってくるという情報もあった。
Foster MPは年内に0.13μm版のGallatinに引き継がれる。Gallatinは1～2MBと、Foster MPの2倍のL3キャッシュを搭載する。おそらく、この段階でXeon MP系列も2GHzを越えるようになるだろう。FSBはFoster MP互換でチップセットも引き継がれると見られる。Microprocessor Forumでの発表を見る限り、2003年中はGallatinで行く予定のようだ。つまり、2wayサーバー向けに新CPU「Nocona(ノコーナ)」が登場したあとも、4wayはGallatinのまま(少なくとも当面は)止まるようだ。
●McKinleyからMadisonへは1年以内に移行
この領域では、IntelはIA-64プロセッサにも力を入れる。まず、来年第2四半期の後半には次世代IA-64プロセッサ「McKinley(マッキンリ)」のプラットフォームリリースが行なわれる。McKinleyは0.18μmプロセスで、3MBまたは1.5MBのL3キャッシュを内蔵、1GHzで登場する。IA-64プロセッサのプロジェクトは、途中で現行Itanium(Merced:マーセド)」とMcKinleyと2チームに分かれ、平行して開発が進められた。McKinleyプロジェクトが明らかになった当時は、MercedがIntel系技術者中心、McKinleyがHewlett Packard(HP)系技術者中心のプロジェクトだと言われていた。
 |
 |
 |
| McKinleyのダイ推定図 | オッテリーニ氏が掲げたMcKinleyウエーハの写真 | |
今年2月のIDFの、Intelのポール・オッテリーニExecutive Vice President兼General Manager(Intel Architecture Group)のキーノートスピーチで公開されたMcKinleyのウエーハからは、McKinleyのダイサイズ(半導体本体の面積)は400平方mm以上と推定される。ダイの約半分はキャッシュSRAMだ。つまり、依然として巨大かつ高コストチップで、そのためハンエンドだけに留まる。対するIA-32系はFoster MPでさえ300平方mm以下だと推定される。
また、McKinleyは短命で、2003年前半、おそらく第1四半期には0.13μm版の「Madison(マディソン)」へと移る。Madisonは6MBのL3キャッシュを搭載する。この時点で、Intelの0.13μmプロセスのSRAMセルサイズは2.09平方μmと0.18μmプロセスと比べて半減している。そのため、同程度かそれ以下の面積のダイに6MBを搭載できるようになっていると思われる。クロックは、プロセス微細化のルールに従うなら1.6GHz程度かそれ以上に向上する。現行のItanium(Merced:マーセド)に対する性能は最大3倍になる。
Madisonは、今のところMcKinleyのシュリンク版で、大きなエンハンスメントはないと予想されている。FSBはMcKinley互換で、同じIntel 870チップセットベースのシステムが使える。マルチスレッド技術もこの段階では入らないという。
(2001年10月22日)
[Reported by 後藤 弘茂]