|
|
●NoconaはデスクトップPCにもやってくる?
2003年にIntelは新アーキテクチャのCPUを投入する。「Nocona(ノコーナ)」だ。Intelは、サンノゼで開催されたMicroprocessor Forumの「Intel's Enterprise Processor Roadmap」で、その存在を明らかにした。
Noconaは、次世代のIA-32(x86)プロセッサで、Xeonプロセッサ後継となり、「スレッドレベルパラレリズム(TLP:Thread-Level Parallelism)」技術(おそらくHyper-Threading)をインプリメントする。そして、おそらくこのNoconaと同じアーキテクチャのCPUが、デスクトップPCにも登場する。つまり、NoconaアーキテクチャがPentium 4後継となり、2003年にはデスクトップPCにもHyper-Threadingが入ってくる可能性が高い。
どうしてNoconaアーキテクチャがデスクトップPCに入ってくると予測するのか? それは、Intelのエンタプライズロードマップを見ると、Noconaが0.13μm版デュアルプロセッサ用Xeon(Prestonia:プレストニア)を引き継ぐカタチになっているからだ。このエリアは、Xeonと言っても基本的にPentium 4と同じL2キャッシュサイズ、ほぼ同じコアを使うCPUの領域となっている。大容量L3キャッシュを搭載し、一足先にHyper-Threadingをインプリメントするマルチプロセッサ版Xeon系CPU＝0.18μm「Foster MP(フォスタMP)」や0.13μm「Gallatin(ガラティン)」とは異なる。だとすると、Noconaと次世代デスクトップCPUは、基本的に同じコアを使うことになる可能性が高い。
実際、Intelのアナンド・チャンドラシーカ(Anand Chandrasekher)インテル・アーキテクチャ事業本部副社長兼マーケティング統括本部ディレクタ(Vice President of the Intel Architecture Group and Director of the Intel Architecture Marketing Group)は、8月のIDFで、Hyper-Threadingをデスクトップやモバイルに持ってくると説明している。そのHyper-Threading CPUが、Noconaのデスクトップ版である可能性は高い。
また、Intelが2003年に次世代デスクトップCPUを用意していることは、別な情報源でも明らかになっている。ある業界関係者は、2003年のデスクトップPC向けチップセット「Springdale(スプリングデール)」が次世代デスクトップCPU向けだと言う。この次世代CPUは、時期的にNoconaと一致する。
●Noconaは0.09μmプロセスで大容量キャッシュ?
では、Nocona&デスクトップ版Nocona(あるとしたら)はどんなアーキテクチャのCPUになるのか。Intelは、Microprocessor ForumでもこのCPUについてほとんど明らかにしなかった。そのため、推測するしかない。
まず、時期。IntelはOEMメーカーに対して2003年第1四半期までのロードマップをすでに明らかにしていたが、そこにはNoconaはなかったという。そうすると、2003年の第2四半期以降となる。Springdaleのスケジュールが2003年第2四半期であることからも、これは裏付けられる。
それから、Intelのロードマップで気がつくのは、Noconaについてはプロセス技術が明記されていないことだ。2003年はIntelにとって次の0.09μmプロセス(ノード世代としては0.10μmと同世代)「P1262」の量産アウトプットを始める年となっている。Noconaが2003年中盤だとすると、この0.09μmプロセスで製造される可能性がある。
もっとも、IntelはブランニューのCPUアーキテクチャの場合、検証に時間をかけるため最先端プロセスですぐには生産することができない。だが、もしNoconaがPentium 4アーキテクチャのHyper-Threading版であるFoster MPをデスクトップ向けに改良したものだとしたら、それほどリードタイムは必要ないかもしれない。だとすると、0.09μmで登場してもおかしくない。そうでなかったとしても、かなり早い時期に0.09μmへと移るだろう。
0.09μmにすると、Hyper-Threadingのインプリメントに欠かせないキャッシュの大幅な増量もできる。デスクトップ用CPUで1MBかそれ以上のキャッシュを搭載してくる可能性もある。というか、Noconaでは微細化による電力密度(Power Density)の上昇を避けるため、必ず大容量SRAMを搭載しなければならない。電力密度の低いSRAMを増やして、電力密度の平均を下げる必要があるからだ。
●AMDのHammerもCMP技術でTLPへと向かう
Pentium 4アーキテクチャの場合、Hyper-Threadingは効果的だ。それは、サイクル当たりの命令実行の効率であるIPC(instruction per cycle)が低いアーキテクチャだからだ。つまり、もともとPentium 4の場合は実行ユニットは結構空いていて、パイプラインはかなりスカスカなのだ。IntelのHyper-Threadingの説明によると、実行ユニットの稼働率は実質35%程度なのだという。そのため、残りの65%の実行ユニットの空きをうまく稼働できれば、CPUの性能は飛躍することになる。Intelがこれを最初から意図していたかどうかはわからない(多分していなかった)が、Pentium 4はHyper-Threadingに向いたアーキテクチャなのだ。
もし、NoconaがPentium 4をベースにHyper-Threading拡張したCPUだとすると、これはAMDの同世代CPU「Hammer(ハマー)」とじつに面白い対照となる。というのは、最初のHammerは、TLP技術を実装しないが、その代わりシングルスレッドでも実行ユニットを最大限にビジーにしようとしているからだ。Hammerは、分岐予測ミスや予測ミス時のペナルティ、メモリレイテンシなどを徹底して減らし、ストールをできる限り防ごうとしている。Athlonと比べるとこのあたりの機能拡張が著しく、プロセスの微細化で増えたトランジスタを思い切りこのあたりに集中させている感じがする。そのため、HammerはAthlonと比べると、さらに1段、IPCが高くなると思われる。クロックも伸びるだろうが、それ以上に、クロック当たりの実効性能の高いアーキテクチャになるわけだ。
そうしたアーキテクチャであるため、おそらくHammerは、IntelのHyper-Threadingと同じような技術をインプリメントしても、Pentium 4ほどは性能が上がらない。というか、その必要がない。つまり、Nocona側のアーキテクチャ拡張がもしHyper-Threadingだけだとしたら、HammerはHyper-Threadingをインプリメントしなくても、Noconaと同じレベルの実効性能を達成できる可能性があるからだ。少なくともデスクトップでは、シングルスレッド性能に優れるHammerが有利となる。
一方、ハイエンド製品では、Hammerは1つのCPUダイに複数のCPUコアを搭載するチップマルチプロセッサ(CMP)構成でTLPをやろうとしている。実際、Hammerはアーキテクチャ的に最初からCMP対応になっている。つまり、Hammerに搭載されているノースブリッジ機能は、簡単に言うと初めからデュアルプロセッサ対応になっている。「System Request Que(SRQ)」には2つ目のCPUのためのポートがあり、チップ内のCPUコア同士のためのAPICも積むアーキテクチャになっている。このあたりからは、ニーズがあるなら、CMPは、わりと早い段階でやりたいという雰囲気が伝わってくる。
(2001年10月19日)
[Reported by 後藤 弘茂]