■元麻布春男の週刊PCホットライン■ Penrynから見るNehalemの姿

Nehalemのダイ写真を背景にキーノートを行なうOtellini社長

　今回のIDFで最も大きな注目を集めたメインストリームの話題といえば、やはり45nmプロセスによるプロセッサだろう。最初に登場するPenryn(ペンリン)については、春の時点でかなりの情報が明らかにされており、今回のIDFで追加された技術情報は多くない。1つ挙げるとすればPenrynは鉛フリーを実現したことに加え、2008年末までにハロゲンフリーも実現する、ということ。これは以後のプロセッサ、65nmプロセス世代のチップセットにも該当する。

　Penrynに関する最大の追加情報は、発表が11月12日になった、ということだろう。この日付は、初日のキーノートでポール・オッテリーニ社長が自ら述べたもので、これ以上に確実な情報はない。11月12日に発表されるのは(おそらくDP構成向けの)Xeonプロセッサと、Core 2 ExtremeエディションのデスクトップPC向けプロセッサで、よりメインストリーム向けのプロセッサとノートPC向けのプロセッサは2008年第1四半期になる模様だ。

　デスクトップPC向けの最初のリリースとなるCore 2 Extremeプロセッサについては、プロセッサナンバーがQX9650で動作クロックが3GHzになることが明らかにされた。過去の例から考えると、価格はおそらく既存のExtremeエディションと同じレンジだろう。

　価格を除く、ほぼすべての情報が出揃ったことで、後はいよいよ正式発表と発売を待つだけだ。思えば、昨年(2006年)秋のIDFの段階で、デスクトップPC向けのプロセッサについては3GHzでの動作が公開され、ある程度自由に触らせてもらえる機会があった。極めて順調にきている、と理解して良いハズだ。

　Penrynは45nmプロセスへの移行という、製造技術面における大きな飛躍を担う一方で、マイクロアーキテクチャについては既存のCoreマイクロアーキテクチャを継承する。Radix16の除算機や、SSE4命令の追加など、現行のCore 2シリーズの単純なシュリンクではないものの、基本的にはシュリンクであり、それほど目新しい点はない。

　逆に言うと、既存のマイクロアーキテクチャを継承するPenrynは、プラットフォームも継承可能であり、ユーザーにとってかなり堅実な選択となるだろう。次に来る2世代目の45nmプロセスのプロセッサとなるNehalem(ネハーレン)が、現行のプロセッサと全く互換性を持たない外部インターフェイス(後述)になり、プラットフォームがすべて新規になることを考えると、余計に安心感があるともいえる。プラットフォームが新規になることで、軽量のモバイルノートPCなどにNehalemが降りてくるには、従来以上に時間がかかるかもしれない。それを考えるとPenrynの存在感はさらに増す。

Nehalemのウェハを持つOtellini社長	Nehalemのデモとして、Windows XP上での音声合成が披露された。音声はいかにも合成された、というものでNehalemが生まれたばかり(デモ時で約3週間)であることを強調するものだった。「初音ミク」を期待してはいけない

　45nmプロセスの導入を受け持つPenrynに対し、2世代目となるNehalemが受け持つのはマイクロアーキテクチャの革新だ。このNehalemのダイ写真が公開され、音声合成による簡単なデモまで披露されたことは、今回のIDFでも大きなトピックとなった。オッテリーニ社長のキーノートで初めて公開されたNehalemのダイ写真について、Intelによる正式な説明は特にない。ただし、一目見れば1つのダイに4つのプロセッサコアとコア毎に独立したL1キャッシュが並んでいること、下部に8MBと言われるL2キャッシュが設けられていることは明らかだ。

　Nehalemのキャッシュについては、複数レベルの共有キャッシュを持つとされていたが、今回のダイ写真で共有キャッシュだと思われるのは1つしかないように見受けられる。これが外付け(別ダイ)の共有L3キャッシュを備えることを意味しているのか、すべてのSKUが複数レベルの共有キャッシュを持つわけではない(事前公開される情報の多くは最良のものに基づくものであることが多い)ことを意味しているのかは、現時点で定かではない。

　今回(も?)公開されたNehalem関連の情報は、このプロセッサの外部インターフェイスに関するものが大半だ。すなわち、Nehalemの外部インターフェイスはQuick Path Interconnectと呼ばれること、ダイ上に3本のメモリチャネルをサポートしたQuick Pathメモリコントローラを持つといった情報である。

Nehalemのシステム構成。必要に応じてフレキシブルにQPIを構成できる

　Quick Path Interconnect(QPI)は、従来のFSBに代わりNehalem以降のプロセッサで標準的なプロセッサ外部インターフェイスとして採用されるものだと思われる。これまでNext Generation Interconnect、あるいはCSI(Common System Interconnect/Common Socket Interface)などと呼ばれてきたものだ。

　その詳細については明らかにされていないが、PCI Expressに近いシリアルバス技術を転用したものと考えるのが自然だ。おそらくはシリアルバスを何本かまとめて、1つのQPIチャネルを形成しているのだろうが、それが何本なのか、また1つのCPUあたり何チャネルのQPIを持つのかは明らかにされていない。ただ、DPサーバーで2本、MPサーバー(4ソケット)で4本のQPIチャネルを持つ例が明らかにされている。

　Quick Pathメモリコントローラについては、詳細は明らかにされていないものの、3本のメモリチャネルをサポートした、ローレイテンシのコントローラであると説明されている。パット・ゲルシンガー副社長は、現在の2倍のメモリ帯域を提供すると述べたが、3本では現在の1.5倍に過ぎない。たとえば「現在」のメモリクロックを1,066MHzとすると、Nehalemでこれを1,600MHzまで引き上げれば1,600MHz÷1,066MHz×1.5で、約2.25倍という数字が出てくる。

　とはいえ、3本という数字に、おさまりの悪さを感じる人も少なくないのではないだろうか。2本の次は4本だろう、とツッコミを入れたくなっても不思議ではない。なぜ3本なのか、3本にした理由はメモリのキャパシティ(最大搭載量)を確保する、メモリの帯域を確保する、4本にするとピン数が増えすぎるといった事情を総合してのものだと思うが、ハッキリとしたことは現時点では不明だ。

　このように動作デモまで行なわれたNehalemだが、その詳細については分かったとは言い難いのが実情だ。オッテリーニ社長は、Nehalemがモジュール構成になっており、Intelが比較的自由に構成を変更できること、キャッシュメモリやQPIの構成やコア数、統合グラフィックスの有無を製品に合わせて選択できることを示した。同様に、システムベンダも必要とされる処理能力に合わせて、ダイナミックにプロセッサの動作構成を選択できることを明らかにしている。

　だが、コアそのものがどのような構成なのか、ということについてはほとんど情報は明らかにされていない。わずかにNehalemにはPenrynよりさらに拡張されたSSE4.2が拡張された命令セットとして搭載される(逆にいえばPenrynのSSE4はSSE4.1ということになる)こと、NetBurstマイクロアーキテクチャで採用されていたHyper-ThreadingのようなSMT(Simultaneous Multi-Threading)技術を採用すること、が明らかにされている程度だ。

　このNehalemのコアについては2つの見方がある。1つは全く新しいアーキテクチャとして、大幅な見直しが行なわれている、というもの。外部インターフェイス同様、将来に向けてのさまざまな革新が盛り込まれている、という見方だ。

　もう1つはNehalemのアーキテクチャ変更の大半はシステムアーキテクチャに関するもので、コアそのものは、一部拡張はあるものお、現在のCoreマイクロアーキテクチャとそれほど変わらないのではないか、という見方だ。

Nehalemに搭載されるSSEはSSE4.2。NehalemのシュリンクとなるWestmereでは暗号化のアクセラレート機能が入る	Nehalemの主要フィーチャー。「New」の文字が見えるのはシステムアーキテクチャのみ

　このどちらが正しいのかは分からないし、そもそも何をもって大きく変わったと呼ぶのかさえ人それぞれである。が、個人的には後者、プロセッサのパイプラインや実行ユニットといったレベルでは、あまり大きな変更はないのではないかと思っている。その理由としては、大幅な変更であればあるほど早い時期から一定の情報を公開して然るべきなのに公開されている情報が少なすぎること、公開されたトランジスタ数が7億3,100万トランジスタと、現在のクアッドコアプロセッサ(デュアルコアダイ×2)の8億2,000万個からむしろ減少していること、IntelはPenrynでライバルのAMDに対しすでに性能面で上回っている自信がありNehalemでそれほど無理をする必要がないこと、といったことを考えている。

　そして何より、FSBからQPIという外部インターフェイスの大幅変更を伴うタイミングで、中まで大幅変更するのはIntelらしくない、と筆者には思えるからだ。Tick-Tock戦略でも明らかなように、Intelは大幅な変更を同時に複数行なうことを避ける傾向が強い。外部インターフェイスの変更で、チップセットも一新しなければならない状況で、中まで大幅に改変してしまうと、チップセットも含めたプラットフォームの開発に時間が余計にかかってしまう。大きな供給責任を持ち、失敗の許されないIntelとしては、中くらいはコンサバに行ったほうが良いように思うのだ。

　とはいえ、現在公開されているNehalem関連の情報は、相当数あるNehalemのSKUのどれから引っ張っているのかが分からないため、ひょっとするととんでもない勘違いをしている可能性もある。意外と中身も一新、ということもあるのかもしれない。いずれにせよその答えは来年4月のIDFを待つ必要があるようだ。

□関連記事
【9月21日】【本田】チックとタック。あなたの好みはどちら
http://pc.watch.impress.co.jp/docs/2007/0921/mobile393.htm
【9月20日】【海外】IntelがNehalemの概要を発表、実動デモも公開
http://pc.watch.impress.co.jp/docs/2007/0920/kaigai388.htm
【9月20日】【IDF】ポール・オッテリーニCEO基調講演
http://pc.watch.impress.co.jp/docs/2007/0920/idf03.htm

□バックナンバー

(2007年9月25日)

[Reported by 元麻布春男]