■後藤弘茂のWeekly海外ニュース■ SCEI 久夛良木社長インタビュー(4) 「PLAYSTATION 3のコストダウン戦略」

久夛良木健氏

【Q】 CPUとGPUでメモリの種類も異なる。CellはXDR DRAM、RSXはGDDR3だ。これはなぜなのか。

【久夛良木氏】 なぜ、RSXにはYDRAM(XDR DRAMのコードネーム)を使わなかったのか。どっちもコスト的にはそれほど変わらない。Cellでは、徹底的にいこうと、Rambusと最初からお互いのエンジニアが一緒になって(XDRインターフェイスのCellへの実装を)やった。でも、これをもう一回グラフィックスの方でやるのも大変……というのがあって、RSXはGDDR3にした。グラフィックス側は、DDR2やGDDRで(DDR系メモリに)慣れているから、GDDR3の方が使いやすい。ほとんど同じパフォーマンスなので、それでもいいと判断した。

【Q】 メモリについても、CPUであるCellとGPUで互いにアクセスができると聞いた。

【久夛良木氏】 どっちもピンポンできる。例えば、RSXから見ると今の256MBのVRAMだけでも巨大だが、Cell側の256MBも同じようにアクセスできる。

【Q】 DRAMチップ数は2個から8個へと一気に増えた。

【久夛良木氏】 トータルのメモリ量が大きいのはしょうがない。しかし、(将来的に集積化できるメモリチップは)いくらでもまとめる。後藤さんが指摘するようなメモリ粒度の問題などもあるけれど、数が多ければどうとでもなる。ボリュームが少ないと難しいが、年間2,000万(個)のボリュームがあれば、解決策はいくらでもある。

　例えば、Rambusのメモリチップを、4個から2個にするのは簡単だ。メモリ帯域を変えずにできる。なぜかというと、Rambusと一緒に(XDR DRAMの開発を)やっているから。そうしたことも全部見据えて(XDR DRAMを)開発している。YDRAMは、東芝、エルピーダ、Samsungなどが製造するが、僕らがプライマリユーザーだから。Intelが、(次世代メインメモリ規格について)これって言って採用するのと同じこと。

　ほかにも方法はある。例えば、(ロジックチップとDRAMチップをワンパッケージに納める)SIP(System-in-Package)にすることも考えられる。Xbox 360のGPUもそうでしょ。

●長期間フォーマットが継続するとコストダウンが可能に

【Q】 逆を言えば、ボリュームが見込めないベンダーにはそうしたコストダウンはできない。

【久夛良木氏】 そもそも、コストダウンするまで“持つ”のかどうか、という問題がある。

　ゲーム機というのは、大体、最後に1個しか残らない。そして残った機種は、数年持つ。PS1はもう10年持っている。PS2ももう5年で、10年持つと思う。そうして勝ったフォーマットは、長い時間継続し、PS2のように、石(チップ)をシュリンク(微細化)したり、(筐体を)スリムにすることができる。でも、Xboxの石がシュリンクしたという話を聞いたことがない、セガもそうだった。彼らには、シュリンクするだけの時間が残されていないから。

【Q】 勝って長期間フォーマットが継続すれば、チップをシュリンクしたり統合することでコストも下げることができると。PS2のチップも、この先まだシュリンクするのか。インテグレート(統合化)もさらに進めるのか。

【久夛良木氏】 シュリンクも、インテグレートも当然していく。PS2は、5年経って今の状態なら、間違いなく10年のプラットフォームになる。10年という期間を考えると、最初の250nmのプロセスで製造しているチップや、別な会社が製造していてディスコン(製造中止)にしたいチップが出てくる。そうなったら、全部インテグレートしていく。PS2がこの世代のプラットフォームでの勝ちが、今回で決まったから、そうしていかなければならない。

　例えば、普通に考えたら、違うメモリと違うプロセッサは、一緒(ワンチップ)にできない。でも僕らはする。(チップを提供する)各社と話をして、互いのネットリスト(Net-list:回路図データのこと)を合わせて、実現してしまう。IntelのチップとAMDのチップを持ってきて一緒にすることは政治的に無理だろうけど、僕らの場合は(デバイスベンダーと)一緒にやって来たからインテグレートができる。極端に言えばPS3のCellとRSXですら、長い目で見れば、一緒にできる。どちらも、(IBMやNVIDIAと)一緒にスクラッチから作ったから。

●意外と難しく時間がかかる65nmプロセスへの移行

【Q】 CellプロセッサとRSXはどちらも90nmプロセスで製造する予定になっている。しかし、現状でPS2、PSP、PSXなどのチップは全て90nmプロセスで製造している。Fab(製造工場)の製造キャパシティは足りるのか。65nmへ移るのはいつ頃なのか。

【久夛良木氏】 90nmまでは、OTSS(大分ティーエスセミコンダクタ:東芝とソニーの合弁Fab)もあれば(SCEI自体の)Fab2もあればIBM Fabもある。十分とは言えないけど、(製造キャパシティは)ある。しかし、65nmに持っていくのは意外に難しく、どこでも苦労すると思う。

　1つはディフェクトデンシティ(欠陥密度)の問題。フィルタを通ってくるゴミの数は(プロセスが微細化しても)同じ。だから、(トランジスタを)小さくすればより多くのチップが取れるように見えても、(ディフェクトの影響が大きくなるので歩留まり的に)苦しくなる。65nmでは、リーク(漏れ電流)の問題もあるが、単純に歩留まりが上がらない問題の方が大きい。

　メモリはそれでもOK。リダンダンシ(冗長性)を持たせられるから。(欠陥があるメモリセルに対しては)代替で(冗長の)メモリセルを持って来ればいい。

　今回は、Cellに関しても、SPEについてリダンダンシと見なせるアーキテクチャを取った。(イネーブルにするSPEの数を)何個にするかという問題はあったが……あまりSPEを殺しちゃうとみんなきっと怒るから(笑)、7個でいこうとなった。歩留まり向上ではリダンダンシは今後すごく重要な要素になると思う。でも、それは最初からチップにアーキテクチャとして入れ込んで、自らチップを製造しないと絶対できない。

　CellのSPEのリダンダンシは、非常に歩留まりに貢献するが、それでも、65nmにするのはまだ問題がある。だから当面まず90nmで製造する。RSXについても、考え方は同じだ。

【Q】 Cellでは、今後さまざまな派生品、例えば2PE構成版のようなより大規模なCellや、逆に構成を小さくしたCellが登場すると予想している。派生品を作るのは、65nmになってからか。

【久夛良木氏】 派生品は色々出てくると思う。しかし、派生品を作るときは、最先端プロセスより成熟したプロセスでやったほうがいい。ウォータフォールマネジメントとよく半導体の世界では言われる。先端プロセスでは先端的なものを製造して、償却しかかっている安定したプロセスでは、比較的汎用的なモノを作る方がいい。(安定したプロセスでは)チップは大きくなるが、(歩留まりが高いため)ずっとコスト的に安くできる。また、投資した資本も一番うまく使える。

　PlayStation 2もこれまでに投資した250nmとか180nmの製造ラインを全部生かせるから安くできる。PS2の石も今は90nmを使っているけど、同じ90nmを使うPSPがすごく売れて生産が足りなくなりそうだと言ったら、PS2をまた古いプロセスに戻すこともできる。そうしたこと(製造のアロケーションの柔軟性)も非常に重要だ。

●マスの大きさが手段を広げる

　このコラムで、以前、ゲームコンソールにおけるメモリの粒度とチップシュリンクの問題を書いた。久夛良木氏は、それに対して、PlayStationファミリのような大量出荷のアプリケーションなら、さまざまな対応策があることを明確にしている。つまり、汎用品を組み合わせて作るのではなく、カスタムのソリューションがありうるわけだ。

　まず、PS3では、XDR DRAMメモリのx16構成品を4個搭載する見込みだが、これについては、x32の2個構成を将来的に考えている可能性がある。それなら、メモリ帯域を変えずに、メモリ個数を減らすことができる。この場合は、もちろんx32にすることでダイオーバーヘッド(半導体チップの面積増加によるコスト増)が加わるが、チップ数が減ることで十分相殺できるという読みだと思われる。XDR DRAMメモリは、PS3が事実上最大ユーザーなので、SCEI側がある程度仕様面での要求を出せるだろう。

　久夛良木氏がもう1つ指摘していたのは、SIPを使った、もっとラディカルな対策。例えば、微細化が進んだ段階で、DRAMチップ数を減らして、RSXチップとSIP型のワンパッケージに収めれば、ダイ(半導体本体)とチップの数を大きく減らすことができる。SIPでパッケージ内の配線にすれば、ロジックとメモリを高速に接続することができる。そのため、メモリチップを統合化しても、メモリ帯域を減らさずにすむ。また、ワンパッケージになるため、基板上の配線が減るため、筐体も小さくできるチャンスがある。

　SCEIは、最初からチップの統合を考えてシステムを設計している。そのため、PS2では、Emotion EngineとGraphics Synthesizerをワンチップに統合することができた。これは、両チップともSCEIと東芝で開発したためだが、PS3についても同じことが可能になると久夛良木氏は示唆する。これは、RSXのIPについて、SCEI側がそれだけの使用権を持っていることを示していると推測される。

　MicrosoftのXbox1の問題点の1つは、こうした点にあったことは明白だった。Microsoftは、おそらくXbox1では微細化や統合化によるコストダウンなどをあまり考慮せずに開発した。これは、技術上の問題だけでなく、おそらくチップベンダーとの契約関係でも、考慮されていなかった可能性が高い。チップベンダー側にしてみれば、微細化してコストダウンして納入価格を下げろと言われれば、それだけ売上げが減るわけで、飲みにくいはずだ。

　また、スケールエコノミの問題もある。年間数1,000万台出荷するハードウェアでは、チップの開発コストは希釈される。そのため、開発コストをかけて微細化や統合化を行なって、製造コストをガンガン下げていくことができる。これがゲーム機の場合の、“勝ちパターン”だ。それに対して、ゲーム機の出荷数がクリティカルマス(臨界点)に達しないと、そうした半導体面でのコストダウンはしにくい。

　ちなみに、今回のXbox 360では、Microsoftは明らかにプロセス微細化によるコストダウンを前提としてハードウェアを作っている。それだけの出荷を始めから視野に入れている、というか、そこに賭けているわけだ。

　PS3のメモリが、なぜXDR DRAMとGDDR3の2種類の構成であるかは、NVIDIA側からも聞いているので、近いうちにRSXアーキテクチャも合わせて紹介したい。

　SCEIは、以前は65nmプロセスについてもっと強気の姿勢だったのが、今は、もっと堅実な発言に変わっている。しかし、これはSCEIだけの話ではない。業界全体で、先端プロセスの立ち上げは、以前ほどスムーズにはいかないというのが共通認識になりつつある。新プロセス毎に、大きなチャレンジがあり、だからこそ、Intel以外の半導体メーカーは、プロセス開発で大同盟するようになり始めた。SCEI/ソニーも、東芝、IBMとプロセス開発で協力している。

　また、久夛良木氏が指摘しているように、Cellでは均質なモジュールであるSPEで、事実上冗長性があるため、イネーブルにするSPEの数を減らせば、大幅に歩留まりが向上する。もちろん、Cellの内部リングバスにはレイテンシがあるため、厳密にはメモリインターフェイスに最も近いSPEを殺す場合と、最も遠いSPEを殺す場合では、性能に若干のインパクトがあるはずだが、それは許容範囲ということだろう。

　SCEIは現在の製造キャパシティにプラスして65nmのラインを立ち上げようとしている。そのため、65nmが立ち上がると豊富な製造キャパシティがあるが、それまでは、90nmのラインで全ての製品ラインを製造しなければならない。ただし、同社はIBMや東芝とプロセス開発協力によって、プロセスのベースを共通化しつつあるため、他社のFabに比較的簡単にマイグレートすることができる。実際に、CellはIBMとSCEIの両方で製造する。

　それでも、キャパシティが足りなくなった場合には、PS2系のチップ製造を、古いプロセスへ戻すことで対応ができると久夛良木氏は指摘している。こうした製造のアロケーションの自由度は、自社でチップを製造するSCEIならではの強みだ。

　Cellは、CPUコアがモジュール化された構造になっている。そのため、コアなどの構成を変えることで、パワフルなコンピュータ用チップから、より低コストの組み込み系チップまで、さまざまなバリエーションを、比較的少ない開発労力で作ることができる。そのため、まず、間違いなくCellの派生チップは登場するだろう。

　インタビューの感触では、どうやら、Cellの派生品は、90nmプロセス世代で登場すると予想される。Cellの派生品で考えられるのは、1つは、現在の2倍の構成(2PE=PPEが2個/SPEが16個)のよりパワフルで大きなチップ。もう1つは、搭載するSPEの数を4個なりに減らしたり、PPEをVMXなどを持たない組み込み系コアに代えた、より小さなチップだろう。

　前者は90nmプロセスで製造すると400平方mmの巨大サイズになってしまうため、考えにくい。おそらく後者の、より小構成のCellが出てくる可能性がありそうだ。Cellの現在の構成は、低コストかつ低消費電力を求めるアプリケーションにはマッチしにくい。パフォーマンスも、用途によっては過剰だ。しかも、65nmでの低コスト化には時間がかかりそうなので、小構成の派生チップを作る意味はありそうだ。その場合は、Cellアーキテクチャを応用できるアプリケーションがさらに広がることになる。

□関連記事
【4月15日】【海外】選択肢が限られる次世代ゲーム機のメモリ
http://pc.watch.impress.co.jp/docs/2005/0415/kaigai170.htm
【6月9日】【海外】SCEI 久夛良木社長インタビュー(3)
http://pc.watch.impress.co.jp/docs/2005/0613/kaigai189.htm
【6月9日】【海外】SCEI 久夛良木社長インタビュー(2)
http://pc.watch.impress.co.jp/docs/2005/0609/kaigai187.htm
【6月8日】【海外】SCEI 久夛良木社長インタビュー(1)
http://pc.watch.impress.co.jp/docs/2005/0608/kaigai186.htm

□バックナンバー

(2005年6月17日)

[Reported by 後藤 弘茂(Hiroshige Goto)]