後藤弘茂のWeekly海外ニュース

選択肢が限られる次世代ゲーム機のメモリ




●限られるゲーム機向けのメモリアーキテクチャ

 次世代ゲームコンソールのメモリはどうなるのか。おそらく、必要とされるメモリ帯域自体は20GB/sec以上で、eDRAMを組み合わせない場合にはそれ以上が欲しくなる。

 メモリの構成は、DRAMアーキテクチャ、転送レート、メモリチップ個数+語構成のそれぞれを考える必要がある。

 まず、DRAMアーキテクチャは何が想定できるのか。

 現行のコンソールのメモリは、PS2がRambusのRDRAM、Xboxはx32のDDR400メモリ、GCは「Splash(スプラッシュ)」と呼ばれる1T-SRAMだ。SCEは、ISSCC(IEEE International Solid-State Circuits Conference)でのEmotion Engine発表の際に、RDRAM採用の理由を、PCで採用されることから主流DRAMになるためだと説明していた。つまり、複数ベンダーで大量生産される点を重視したわけだ(実際には主流にならなかったが)。供給が1社に限られる特殊なDRAMだと、ゲームコンソールのライフサイクルの間に供給が止まってしまう可能性があるため、これは当然の配慮だろう。MicrosoftがDDRを選択した理由も同様だと思われる。

 任天堂だけが比較的特殊なメモリを採用したが、これはDRAMセルにSRAMインターフェイスを組み合わせた1T-SRAMが、ランダムアクセスにも優れるという、純粋に技術上の理由だったと見られる。1T-SRAMの製造はNEC(実際はエルピーダ)が行なっている。つまり、NECが製造するメディアプロセッサ「Flipper(フリッパ)」とセットのソリューションだ。

 次世代ゲームコンソールでも、SCEとMicrosoftは、メモリに対する方針をそれほど大きく変えるとは思えない。実際、SCEは次世代PlayStation(PS3?)に、Rambusの新メモリ「XDR DRAM(Yellowstone:イエローストーン)」を使うが、その際に、複数ベンダーからの供給を強く求めたと言われている。XDR DRAMは新規格のメモリで、製造は、東芝、エルピーダメモリ、Samsung Electronicsの3社が担当する。

 現状の汎用的に使われているメモリ技術で、ゲームコンソールに対応できるだけの帯域/チップを持つDRAMはそれほど多くはない。3.2GHzの転送レートのXDR DRAM、1GHz台の転送レートのGDDR3 DRAM、あるいはPC向けのDDR2 DRAMの派生品(x32)あたりだ。他の選択肢もあるが、複数メーカーから互換性のあるDRAMが入手できるとなると、ほぼ上の種類に限られる。もし、Microsoftが、比較的入手しやすいメモリを求めるとするなら、このあたりの選択肢に落ち着く可能性が高い。そして、SCEのように新メモリ規格を立ち上げるつもりがなければ、JEDEC規格のDDR系メモリかその派生品を採用するのが穏当だ。

メモリバス幅の進歩 メモリ種類とバス幅の進歩
メモリ種類と転送レート 「XDR」メモリのアドバンテージ 「GDDR3」と他メモリとの比較

 GDDR3は次世代のPCメインメモリ向けの「DDR3」とは異なる、DDR2のグラフィックス向け発展版的なメモリだ。ただし、これまでのグラフィックス向けメモリとは異なりGDDR3はJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)で規格化されている。そのため、ベンダー間でスペックが微妙に異なったこれまでのグラフィックスメモリと比べると、複数ベンダーからの供給を得やすい。Microsoftの選択肢としては、DDR2かGDDR3あたりが穏当なラインだろう。ちなみに、GDDR3の規格化をJEDECで進めたのは、MicrosoftがXenonで組んだATI TechnologiesのJoe Macri氏だ。

 任天堂は前回の例を考えると、メモリについてはどんな選択をするかわからない。1T-SRAM同様に、あまり主流ではないメモリアーキテクチャを採用する可能性もありうる。任天堂のハードウェアのベーシックな考え方は、特殊なアーキテクチャやデバイスを採用しても、チップ個数やダイサイズ(半導体本体の面積)を減らすことができれば、最終的にコストダウンができるというもののようだ。そして、量やパフォーマンスの不利は、特化したアーキテクチャでカバーできるというのがGCの時の考え方だった。

●ピン当たり転送レートは3.2GHzが上限

 DRAMのピン当たり転送レートはアーキテクチャで決まる。

 PS3のXDR DRAMは、今のところ転送レートは3.2GHzで、PS2のRDRAMの転送レート800MHzから4倍に上がる。PS2からPS3で6年で転送レートは4倍なので、やはりムーアの法則(6年なら8倍)を下回り、マルチコア化でムーアの法則かそれ以上のペースで増えるプロセッシングパフォーマンスの伸びには追いつかない。

 そのためか、SCEは、CPUであるCellのメモリインターフェイス幅を2チャネル64bitにした。PS2の32bitから倍増させたわけだ。その結果、ピークメモリ帯域は3.2GB/secから25.6GB/secへと8倍に伸びた。4倍転送レート×2倍インターフェイス幅=8倍帯域で、ムーアの法則とちょうど釣り合う伸びとなった。

 では、XenonがPS3と同レベルのメモリ帯域である20GB/sec台を達成するにはどうすればいいのか。MicrosoftがJEDECスタンダードのメモリを使うとしたら、適しているのは転送レートが1.33GHz以上のGDDR3か、667MHz以上のDDR2だ。計算上、GDDR3 1.3GHzの場合はx32(32bitインターフェイス) 4チップの128bit幅で21.3GB/sec。ピン当たり転送レートではXDR DRAMの半分かそれ以下だが、ピン数を2倍に増やすことで同等レベルのメモリ帯域を確保できる。同じ理屈で、DDR2 667MHzの場合はx32×8チップの256bit幅で21.3GB/secとなる。GDDR3は今年後半ならもう少し転送レートが上がるだろうし、DDR2もマザーボード直づけならさらに転送レートを上げられる。そのため、Xbox1の6.4GB/secの3.5倍以上のメモリ帯域を確保できると見られる。

●技術&コスト的に考えれば穏当なメモリ量は256MB

 メモリ搭載量はどうなのか。現行のコンソールのメモリ量は、PS2は128Mbit x16 RDRAMが2個で32MB、Xboxは128Mbit x32 DDRメモリが4個で64MB、GCは96Mbit x32 1T SRAMが2個で24MB(+128Mbit SDRAM)だ。

チップあたりのbit数 バス幅 メモリ種類 メモリチップ個数 容量
PS2 128Mbit x16 RDRAM 2個 32MB
Xbox 128Mbit x32 DDR DRAM 4個 64MB
GC 96Mbit x32 1T SRAM 2個 24MB(+128Mbit SDRAM)

 つまり、DRAMチップは96〜128Mbit世代で、チップ数は2〜4個だった。SCEは2個に抑えないとコスト上問題があると考え、Microsoftはコスト増を覚悟の上でがんばって4個載せ、GCは特殊なメモリであるため96Mbitの低容量品2個になってしまったのでSDRAMを加えたと見られる。

 では、次世代ではどうなるのだろう。まず、DRAMチップの容量世代を想定してみよう。次世代ゲームコンソールの登場が2005年末から2006年だとすると、搭載するDRAMとして適切なのは256Mbit〜512Mbit容量のチップだ。ちょうど256Mbitから512Mbitへの移行期にあたるので難しいところだが、その後5年以上使い続けることを考えれば、コストカーブを考えると512Mbitの方が有利となる。実際、SCEはPS3に512MbitのXDR DRAMを採用する。

 もし、ゲームコンソールのメモリチップが512Mbitに揃うとすると、次世代コンソールのメモリ量は、計算できる。512Mbit DRAMチップが4個なら256MB、8個なら512MB、2個なら128MBとなる。

 チップ個数はメモリの最大帯域と相関関係にある。帯域ニーズを考えると、プロセッシング能力の増す次世代機は、最低でも4個のDRAMチップが欲しい。x16 XDR DRAMやx32 GDDR3 DRAMを使うと、4個で20GB/secクラスのメモリ帯域を実現できるからだ。メモリ個数が最低で4個となると、メモリ搭載量は少なくとも256MBとなる。従来のゲーム機のパターンを考えると、4個で256MBというあたりが穏当なラインだ。

 ただし、低速なメモリアーキテクチャを選ぶと、DRAMチップ個数を増やさなければならない。例えば、Microsoftが、DDR2のx32チップをメインメモリに採用したとしよう。その場合には転送レート800MHzで駆動するとしても、ターゲット帯域を達成するためにはDRAMチップが8個必要になる。ただ、この場合にはメモリインターフェイスが256bit幅になってしまう。そうすると、マザーボード上での配線面積が増えチップレイアウトが制約される。また、ボードコストの上昇にもつながりやすい。

●ソフトウェアのためにメモリ量を512MBにする?

 以上は、DRAMアーキテクチャから考えたメモリの量の推定だが、別な要素もある。SCEやMicrosoftが、ソフトウェア生産性を高めるため、メモリによりコストをかけるという決定をする可能性もある。以前、次世代機でもメモリ量は制約になる可能性を書いたが、その場合は、制約は緩むことになる。実際、ここへ来て複数の筋からそうした情報が入っている。

 DRAMチップを8個搭載すればメモリ量は、512Mbit容量のDRAMチップが8個で512MBとなる。そうなれば、少なくともPCのメインメモリのベースラインの量は確保できる。

 ソフトウェア側がより大容量メモリを強く求めるのは、その方が開発が容易になるからだ。ソフトウェア側の要求の強さは、デベロッパ側の請求に応じて256Mbit DRAMを加えなければならなかったPSPの例からも明らかだ。特に、開発のしやすさを重視するMicrosoftは、この点に敏感かもしれない。SCEも、PSPの時の前例を考えると、より大容量のメモリを載せてくるかもしれない。

 Xenonの場合、DRAMチップ数を8個にするとしたら、次の3つのケースが想定できる。

メモリ種類 動作周波数 バス幅 チップ構成数 メモリ帯域
[1] DDR2 667MHz以上 x32 8チップ 20GB/sec以上
[2] GDDR3 1.33GHz以上 x16 8チップ 20GB/sec以上
[3] GDDR3 1.33GHz以上 x32 8チップ 40GB/sec以上

 1のケースは上で説明した通り。面白いのは2のケースだ。この場合はMicrosoftは、最初は512Mbit x16 GDDR3を載せておいて、将来的に1Gbit x32 GDDR3へと置き換えることができる。その場合、DRAMチップ個数は8個から4個に減る。プロセス技術が進むにつれて、DRAMチップ数を減らして、コストを削減することができる。3のケースでは、メモリ帯域をさらに2倍に引き上げることができるが、その分実装が面倒になる。

 SCEも512MB、つまりDRAMチップ8個を積んでくる可能性はある。2003年7月に、XDR DRAMの潜在市場予測からPS3の搭載メモリが512Mbit品 4個と逆算したが、あれからPS3メモリは紆余曲折があった。

 2003年7月の段階では、XDR DRAMベンダーはいずれもSCEに合わせて512Mbit XDR DRAMから製造をスタートさせる計画でいた。しかし、SCEはその後、PS3に積むXDR DRAMを512Mbit品ではなく256Mbit品へと切り替えてしまった。そのため、2004年7月の段階では、DRAMベンダーはXDR DRAMの生産を256Mbitからスタートする計画に切り替えていた。しかし、2004年11月にSCEは再び調達するXDR DRAMの仕様を512Mbit品に変更した。現在は、512Mbitを採用する予定になっているという。

 もし、SCEがPS3にXDR DRAMを8個積んでくるとしたら、2つのパターンが考えられる。まず最初に想定できるのは、Cellの64bit幅のXDR DRAMインターフェイスに、8個のXDR DRAMを接続することだ。x8での接続になるため、チップ当たりの帯域は半分になるが、DRAM量は512MBになる。この場合は、将来的にXDR DRAMを1Gbitチップに置き換えx16で接続することができる。同じメモリ帯域を維持しながら、DRAMチップ数を半分の4個にできるわけだ。

 もうひとつ想定できるのは、NVIDIAの開発しているメディアプロセッサにもXDR DRAMが2チャネル接続される可能性だ。この場合は、トータルのメモリ帯域は50GB/secクラスになる。ただし、共有メモリでないとメモリ使用のロスが大きいため、あまりゲーム機に向いたアーキテクチャとは言えない。

 まだ不明瞭な点が多い次世代ゲームコンソールのメモリ回りだが、重要なポイントはメモリ量だ。メモリ帯域は技術上の制約で決まるが、メモリ搭載量は各社の戦略が反映される可能性があるからだ。

 これまで、コンソールではコストを抑えるためメモリ量を制約して来た。このメモリ搭載量の制約が、ソフトウェア開発の制約になってきた。しかし、もし、次世代機で、各社が帯域ニーズ以上にメモリ搭載量を増やすのなら、それは大きな潮流の変化だろう。コスト増を覚悟の上で、よりソフトウェア開発が容易なマシンへと変化させて行くことになるからだ。

□関連記事
【4月8日】【海外】コストとの戦いとなる次世代ゲームコンソールのメモリ
http://pc.watch.impress.co.jp/docs/2005/0408/kaigai169.htm
【4月6日】【海外】見えてきた次世代ゲームコンソールの姿
http://pc.watch.impress.co.jp/docs/2005/0406/kaigai168.htm

バックナンバー

(2005年4月15日)

[Reported by 後藤 弘茂(Hiroshige Goto)]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp ご質問に対して、個別にご回答はいたしません

Copyright (c) 2005 Impress Corporation, an Impress Group company. All rights reserved.