■元麻布春男の週刊PCホットライン■ マルチコアで新しい価値観を提案するIntel ～ローエンドでもEM64Tをサポート

　5月13日(現地時間)、Intelは年2回開かれるAnalyst MeetingをNew Yorkで開催した。主に証券会社のアナリストを対象に、事業の概要と今後の見通しを説明するイベントで、Webキャストを通じて全世界に中継された。

　筆者もこのWebキャストを見て本稿を書いているが、Intelはこのイベントの直前に、Prescottの次に予定されていたクライアントPC向けプロセッサの「Tejas」と、そのデュアルプロセッササーバー/ワークステーション版である「Jayhawk」の予定をキャンセルしたばかり。前日にはEPGのMike Fister上級副社長の辞任というニュースもあったばかりである。どのような説明がなされるのか、事業計画に変更はあったのか注目された(Fister氏の辞任については触れられなかったが)。

Intel COO Paul Otellini氏

　今回のAnalyst Meetingの会場には、Mobile Platforms GroupのAnand Chandrasekher副社長をはじめ、多くのエグゼクティブが顔を揃えたが、登壇したのはCEOのCraig Barrett会長、COOのPaul Otellini社長、ICG(Intel Communications Group)事業部長であるSean Maloney副社長、財務担当のAndy Bryant副社長の4人。

　Barrett会長が、市況全般のオーバービューと、Intelのポジショニングについて述べた後、具体的な事業見通しについて、IAプロセッサ事業全般をOtellini社長が、通信ならびにフラッシュメモリ事業についてMaloney副社長が語った。その後Bryant副社長がコスト体質ならびに収益見通し、さらには設備投資について語り、最後にQ&Aセッションが用意された。

　ここでは、Otellini社長によるIAプロセッサ事業を中心に、興味深いポイントをいくつか紹介することにする。

　Otellini社長は、MHzを超えた価値を具現化した6つのT(Technology)

・HT(Hyper-Threading)
・EM64T(Extended Memory 64)
・VT(Vanderpool)
・ST(Silvervale)
・LT(LaGrande)
・CT(Centrino mobile)

【図1】論理的並列処理から物理的並列処理プロセッサへの転換

　について紹介したあと、次のテーマとして論理的並列処理から、物理的並列処理プロセッサへの転換を掲げた(図1)。すなわちプロセッサのマルチコア化である。

　Hyper-Threadingは物理的に1つのプロセッサを論理的に2個のプロセッサに見せかけた。次のステップは1個のプロセッサに複数のコアを内蔵させることだ。今後数年の間に物理的並列処理をサポートしたマルチコアプロセッサが、様々なコンフィギュレーションで提供されるようになるが、その手始めが2つのコアを内蔵したデュアルコアである(スピーチ全般を通して、Otellini社長はマルチコアとデュアルコアをあまり意識して区別していないように思われた)。

　注目されたのは、マルチコアプロセッサの利用法について踏み込んだ発言があったことだ。Hyper-Threadingにせよ、複数の物理プロセッサを搭載したサーバーにせよ、近年主流となっているのは、各プロセッサの役割が等しい、SMPシステムだ。

　つまりOSの元でプロセッサは平等で、同じようにスレッドのディスパッチを受ける。Otellini社長は、サーバー分野ではマルチコアプロセッサでこのような、タスクを振り分けて並列処理を行なうことを示唆する一方で、クライアントにおいては、2番目のコアを別な用途に割り振ることで、全体として良好な性能を得られる可能性を示唆した。

　つまり2番目のコアをGUI処理や画面のレンダリング処理専用にしたり、Firewallや暗号化などセキュリティ機能専用のプロセッサにする、というアイデアだ。

　Hyper-Threadingにせよ、SMPシステムにせよ、クライアントPC分野では、サーバーほどの性能向上効果が得にくい。それはサーバーが複数のクライアントからのジョブを処理するのに対し、クライアントPCでは1人のユーザーとのインタラクティブな処理が主体となるからだ。

　マルチコアプロセッサの一部をI/Oプロセッサ的に利用することにも一理あるかもしれない。たとえば、ハードディスク上のデータを直接プロセッサのキャッシュにフェッチする、というような動作は、チップセット内蔵のバスマスタIDEコントローラでは不可能だが、プロセッサによるPIOなら実現できる。

　PIOは、I/O処理によりプロセッサが占有されるのが弱点だったが、マルチコアプロセッサなら、ユーザータスクを処理するプロセッサはほかにある。マルチコアプロセッサの場合、専用I/Oプロセッサと異なり、PCの使われ方や負荷状態を見て、個々のプロセッサコアの用途を決める、という柔軟性も期待できる。

【図2】マルチコアプロセッサの投入時期

　また、Otellini社長は、Longhornではマルチコアプロセッサは、シングルプロセッサのシステムに比べ格段に高い性能を発揮するであろうと述べたが、その具体的な理由については触れられなかった。

　このマルチコアプロセッサの投入時期だが、2005年にIntelはデスクトップ、モバイル、サーバーの各セグメントごとに、それぞれ最適化された異なる製品を投入する(図2。ただし、最適化がアーキテクチャレベルのものなのか、実装レベルのものなのかは述べられていない)。

　ローエンド向け等にはマルチコアプロセッサから派生したシングルコアのプロセッサや、ハンドヘルド向けにはシングルコアのプロセッサが残るものの、Intelの開発リソースは全面的にマルチコアプロセッサに投入される。

　Analyst Meetingの直前にTejasとJayhawkのキャンセルがリークされたが、その理由はこれらの開発リソースをもマルチコアプロセッサの開発に投入するためだという。Otellini社長は、TejasとJayhawkのキャンセルを「事実上の発表を行なった」と述べたが、実際にはリークであり正式な発表はなされていない。

【図3】Prescottファミリの新機能

　一方、TejasとJayhawkがキャンセルされたことで、一部にPrescottファミリのプロセッサが終わりになるという観測が流れたが、Otellini社長はこれを否定した。

　図3はPrescottファミリの追加される新機能だが、2004年にXD(NX bit)、AAC(Advanced Acoustic Control、静音化の技術だと思われる)、2MBキャッシュが加わるという。ここでいうPrescottは、どうやらイコールPentium 4ということではないらしいのだが、デュアルコアのプロセッサや65nmにシュリンクしたプロセッサがPrescottと呼ばれるとは思えないことからすると、クライアントPC向けNetBurstマイクロアーキテクチャのプロセッサの総称として使っているのかもしれない。

　それはともかく、将来のプロセッサにはモバイル向けプロセッサの技術であるEnhanced SpeedStepが復活するようだ。

　また今年の2月の採用発表以来、論議を呼んでいるEM64Tだが、Otellini社長はMicrosoftがx64版Windowsを完成させ、検証が済みさえすれば、いつでも対応できると述べた。いつ実行するかはOSの完成時期しだいだが、将来的にはローエンドのCeleronからハイエンドまで、すべてのプロセッサでEM64Tをサポートすると言明している。

　直前に将来のプロセッサのキャンセルという事件があったデスクトップ向けプロセッサに比べると、サーバーとモバイルについては、それほど新しい話はなかった。が、それでもモバイルについて、2005～2007年のプラットフォームでは、デスクトップ同様、デュアルコア、LT、VTといった技術がサポートされるほか、CentrinoのオプションとしてWiMAXや第3世代携帯電話といった通信機能が加わるとされた(図4)。

【図4】将来モバイル機器に搭載される機能	【図5】モバイル機器の通信オプション

【図6】Intelの投入資本

　このモバイル向けの通信オプションについては、Maloney副社長のスピーチで、図5のようなスライドが提示された。これによると2005年からは無線LANに加えBluetoothがサポートされるようになるという。間もなくリリースされるWindows XP SP2ではBluetoothのサポートが改善されており、OS自体のインストールをBluetoothのマウスやキーボードで行なうことも可能になる。そのあたりを見越してのことだろう。

　最後に登壇したAndy Bryant副社長のスピーチは、いかにIntelのコスト体質が優れているか、という話が中心だったが、1つだけ興味をひいたエピソードがあったので、紹介しておくことにする。それはイスラエルにあるFab18の転換についてで、'98～'99年に建設された同工場が、当初のCPU(0.18μmプロセスによるPentium 4の量産だと思われる)から生産品目をチップセットに変え、現在90nmプロセスのフラッシュメモリ工場に転換中である、というものだ。

　図6の右側にあるのが投入資本で、CPUからチップセットの変換にはほとんど追加資本を要しなかったことが分かる。フラッシュへの転換には若干の追加資本が必要になっているが、これは製造プロセスを0.18μmから90nmへ引き上げることが関係していると考えられる。それでも、ウェハサイズが200mmのままであるため、追加資本が少なくてすんでいるのだろう。

　Intelはプロセッサについては90nmプロセスのFabはすべて300mmウェハを使うが、フラッシュについては90nmプロセスでも200mmウェハを使うようだ。このような使い回しを行なうことで、Intelのコスト競争力を高めている、ということであった。

□バックナンバー

(2004年5月18日)

[Text by 元麻布春男]