■元麻布春男の週刊PCホットライン■ 苦肉の策だったXeon DPへのL3キャッシュ搭載

Xeon

　7月15日、Intelはサーバー/ワークステーション向けプロセッサであるXeonシリーズの新製品を発表した。

　Xeonシリーズの新製品は、7月1日にItanium 2(開発コード名Madison)と同時に発表されたXeonプロセッサMP(同Gallatin)以来だが、Xeon MPが4way以上のマルチプロセッササーバーをターゲットとしているのに対し、今回発表されたXeonプロセッサはデュアルプロセッサ構成をサポートしたフロントエンドサーバー向けのプロセッサ(通称Xeon DP)だ。

　だが、今回発表されたXeon DPは、過去のXeon DPとは毛色が違う。それを仕様の点で物語るのが、本プロセッサに搭載された1MBのL3キャッシュだ。Xeon DPにL3キャッシュが搭載されるのは、これが初めてだ。

　表はPentium II Xeonから今回発表になったXeon DPまで、デュアルプロセッサ対応のIA-32サーバー向けプロセッサの仕様をまとめたものだ。今回発売されたXeon DP(Prestonia-1M)を除き、いずれのプロセッサも仕様の点でほぼ相当するデスクトップPC向けのプロセッサが存在する。

　たとえばFosterはWillamette(最初のPentium 4)のサーバー版とでもいうべき存在であり、PrestoniaはほぼNorthwood(現行のPentium 4)に匹敵する。サーバー向けのXeon DPプロセッサは、デュアルプロセッサ構成をサポートしていることに加え、パッケージも異なるが、ダイの仕様という点ではほぼデスクトップPC向けのプロセッサを踏襲している。ただ、サーバー向けプロセッサは、デスクトップPC向けプロセッサにも増して入念なバリデーションを行なうため、1～6カ月程度遅れることが多くなっていることが表から見てとれる。

IA-32サーバー向けプロセッサ (最大デュアルプロセッサ構成までのもの)
CPU名	Pentium II Xeon	Pentium III Xeon	Xeon	Xeon	Xeon
マイクロアーキテクチャ	P6	P6	NetBurst	NetBurst	NetBurst
開発コード名	Deshutes	Cascades	Foster	Prestonia	Prestonia-1M
発表日	'98年6月	'99年10月	2001年5月	2002年2月	2003年7月
製造プロセス	0.25μm	0.18μm	0.18μm	0.13μm	0.13μm
トランジスタ数	750万個	2,810万個	4,200万個	5,500万個	1億900万個
スタートクロック	400MHz	600MHz	1.4GHz	1.7GHz	3.06GHz
最終クロック	450MHz	1GHz	2GHz	3.06GHz	?
システムバスクロック	100MHz	133MHz	400MHz	400MHz/533MHz (2002/11)	533MHz
データバス幅	64bit	64bit	64bit	64bit	64bit
物理メモリ空間	64GB	64GB	64GB	64GB	64GB
L1キャッシュサイズ	16KB + 16KB	16KB + 16KB	8KB + 12KμOPs	8KB + 12KμOPs	8KB + 12KμOPs
L2キャッシュサイズ	512KB/1MB (別ダイ)	256KB	256KB	512KB	512KB
L3キャッシュサイズ	N/A	N/A	N/A	N/A	1MB
SIMD命令他	MMX	MMX + SSE	MMX + SSE2	MMX + SSE2 + HT	MMX + SSE2 + HT
ソケット	Slot 2 (SC330)	Slot2 (SC330.1)	Socket 603	Socket 603/604	Socket 604
相当するデスクトップCPU	Deshutes ('98/01)	Coppermine ('99/10)	Willamette (2000/11)	Northwood (2002/01,05)	該当なし

　こうした過去の例からいくと、今回発表されるべきXeon DPプロセッサは、FSB 800MHzに対応した最新のPentium 4のサーバー版となるハズだ(3カ月遅れの対応となる)。しかしIntelが実際にリリースしたのは、FSB 800MHzのXeon DPではなく、デスクトップPC向けに存在せず、過去のXeon DPにも例のないL3キャッシュを搭載した製品であった。

　オンダイにL3キャッシュを搭載したプロセッサ自体は、2002年3月に発表されたFoster MP(開発コード)以来、Xeon MPラインには採用されており、今回が全く初めてというわけではない(オフダイのL3キャッシュなら2001年5月発表のItaniumが最初)。だが、最新のXeon MPであるGallatinコアも、現時点での最高クロックは2.8GHzであり、FSBも400MHzに据え置かれている。今回発表されたXeon DPはFSBが533MHzで、動作クロックが3.06GHzという点で、L3キャッシュを内蔵したプロセッサということではいずれも最高クロックということになる(オンダイL3キャッシュはプロセッサの動作クロックと同じクロックで動作する)わけだが、Intelにとって「技術的なチャレンジ」と呼ぶほど困難なものではないだろう。

　つまりIntelは、手の内にある性能向上に使える2枚のカード、FSBの引き上げ(デスクトップと同じ800MHzだけでなく667MHzという選択肢もある)、とL3キャッシュの付与、のうち、前例のない後者のカードを選んだことになる(おそらく他にも知られていないカードがあるのだろうが)。

　1MBのL3キャッシュを加えたことによる性能の向上についてIntelは、サーバー分野で最大15%、ワークステーション分野で最大11%としているが、FSBを引き上げることによる性能向上とどちらが大きいか、一概に言うことはできない。そもそも性能向上がアプリケーションに依存する上、FSBの引き上げはメモリバスクロックの引き上げなど、プラットフォームレベルでの性能向上を伴うことが少なくないからだ。逆に言えば、まさにこれこそが、今回L3キャッシュの付与というカードを選択した理由のようだ。FSBやメモリバスクロックの引き上げは、少なからずプラットフォームに影響を及ぼす。が、現時点でプラットフォームに対する変更は避けたい、というのがIntelの狙いだと思われる。

　公表されているロードマップによると、Intelは年内(2003年第4四半期)にもXeon DPの新しい製品として、90nmプロセスによるNoconaをリリースする。そしてこのNoconaをサポートするチップセットとして、DDR-IIメモリおよびPCI ExpressをサポートしたLindenhurstチップセットを2004年にリリースするとしている(つまり、少なくとも年内にリリースされる最初のNoconaは既存のチップセットと互換性を持つことになる)。フィーチャーから言っても、このLindenhurstがIntelのデュアルプロセッサプラットフォームに大きな変革をもたらすのは確実だ。

　すでに述べたようにサーバープラットフォームのバリデーションには長時間(すなわち大きなコスト)を要する。現在のFSB 533MHzのDPプラットフォーム(E7501ならびにE7505チップセット)は昨年11月にローンチしたものだが、わずか8カ月あまりでプラットフォームを変更し、さらに数カ月しかおかず大規模なプラットフォームの更新(Lindenhurst)を行なうのは、Intel自身もOEM(サーバーベンダ)も望まないに違いない。FSBの引き上げも含め、プラットフォームの更新はLindenhurstのタイミングまで延ばし、(BIOSの更新くらいは必要になるかもしれないが)現行のプラットフォームのままで、デュアルプロセッササーバーの性能を引き上げる手段として選ばれたのがL3キャッシュの付与だった、と考えれば辻褄が合う。

IDF 2003 SpringのMike Fister上級副社長の基調講演資料

　そういう意味で、L3キャッシュの付与という今回切られたカードは、ややイレギュラーな措置であり、混乱を招く可能性もある。図は今年2月に開かれたIDFの基調講演において公開されたロードマップだが、今回発表されたXeon DPもNoconaも、単に「1MB Cache」としか書かれていない。

　しかし、90nmプロセスで製造されるデスクトップPC向けのPrescottが1MBのL2キャッシュを備えると明らかにされていることを考えれば、Noconaの1MBキャッシュが今回のXeon DPと同じL3キャッシュとは考えにくい。同じ1MBのキャッシュでも、L2キャッシュに比べてL3キャッシュの方がレイテンシが大きく、性能向上の点では不利であるからだ(逆に、レイテンシの小さいL2キャッシュを増量する方が技術的には困難で、歩留まりの低下、ひいてはコスト高を招く)。

　つまりNoconaの1MBキャッシュはL2キャッシュだと考えられるのだが、この図をはじめとしてIntelは、(おそらくは意図的に)多くの資料でL3キャッシュとL2キャッシュを区別した書き方をしていない。

　今回発表されたXeon DPのキャッシュ総量(L2とL3の和)が1.5MBであるのに対し、Noconaでは1MBに減少することになる(L1キャッシュは別)。L3キャッシュであるのか、L2キャッシュであるのかを明確にしない書き方は、このキャッシュ容量の減少、あるいは1度備えられたL3キャッシュがなくなってしまうことに注目されたくないからなのだろうが、誤解を招きやすいものであることは明らかだ(もしNocona以降もL3キャッシュが維持されるのであれば、Intelは今回のタイミングでL3キャッシュの搭載を大々的にアピールするハズだ)。

　また、開発コード名という点でも、Prestonia-1Mというのは、必ずしも実体に忠実であるとはいいにくい。そもそもIntelが公表している開発コード名は、特定のダイにつけられているものというより、製品の製造プロセスとターゲットとする市場セグメントによって割り当てられているという点で、マーケティングコード名とでも呼ぶべきものである(したがってプロセッサのスペックが変更され、明らかに違うプロセッサコアになってもコード名は変わらない)。これも混乱を招きやすい一因となっている(Intelにとっては機密を守りやすい、ということなのだろうが)。

　FSBクロックは別にして、Noconaは過去のXeon DP同様、デスクトップPC向けプロセッサと同等のダイ仕様で、デュアルプロセッサ構成をサポートしたものに回帰すると考えられる。その意味でも今回の1MBのL3キャッシュを備えたXeon DPは、イレギュラーな存在だといえるだろう。

□関連記事
【7月15日】インテル、L3キャッシュ1MB搭載のXeon 3.06GHz
http://pc.watch.impress.co.jp/docs/2003/0715/intel.htm

□バックナンバー

(2003年7月16日)

[Text by 元麻布春男]