Intelのモバイル専用CPU「Banias(バニアス)」についてはIDFが終わっても、まだ謎の部分が多い。例えば、クロックや性能は、今のところまったくわからない。しかし、様々な筋の情報を総合すると、もう少し輪郭が見えてくる。

　例えば、いくつかの理由からBaniasは、同プロセスのPentium III-Mと同等かそれ以上のクロックになると思われる。もちろん、BaniasはPentium 4ほど高周波数重視のアーキテクチャであるはずはない。クロックが向上すると、その分、パイプラインが乱れた場合のペナルティが大きくなり、効率が低下するからだ。だが、Pentium III-Mを下回るクロックという可能性も低い。

　Intelは、以前からBaniasが高効率(クロックや消費電力当たりの性能が高い)アーキテクチャであると説明している。しかし、それと同時に、Baniasは依然として高クロックアーキテクチャであることも強調している。つまり、効率や低消費電力のために周波数向上を犠牲にしているアーキテクチャではないということだ。逆を言うと、従来レベルのクロックを維持しながら、クロックや消費電力当たりの性能を高めるアプローチを取っているということだ。マーケティング的にも、前世代のPentium III-Mよりクロックが低いというのはまずいだろう。

　Pentium IIIアーキテクチャでは、0.13μmのクロックの上限は1.5～1.6GHz程度と推測される。Baniasでは、最高クロックの製品でもPentium 4-MよりTDP(Thermal Design Power:熱設計消費電力)が10W程度低くなるとIntelは説明している。Pentium 4-Mが来年には35WのTDPに達すると予測するなら、Baniasは24WのThin & LightノートPCの熱設計枠(Thermal Envelop)で、この程度かそれ以上のクロックを実現できると見られる。

●Baniasは1MBのL2キャッシュを搭載?

　性能では、L2キャッシュも効く。Baniasは1MBとかなり大きめのサイズのL2キャッシュを搭載すると言われている。このキャッシュサイズが本当だとすれば、それはパフォーマンス向上のためだけでなく、電力密度(Power Density)を下げる目的のためでもあると思われる。というのは、Baniasの電力密度は、これまでにない高さになると見られるからだ。実際、OEMメーカーはIntelから、Baniasでは電力密度が高くなると警告を受けているという。

　Baniasの電力密度が高くなるのは当然だ。Baniasは「Special Sizing Techniques」と呼ばれる、まだ内容のよくわからない技術群で、CPU設計を回路レベルから見直して縮小するとIntelは説明している。そのため、BaniasはCPUコアのロジック部分のダイサイズ(半導体本体の面積)が比較的小さいと見られる。ダイが小さくなると、電力密度は高くなる。

　じつは、Baniasの開発チームはダイサイズを減らす技術に関しては実績がある。同チームは、以前、キャンセルになった統合CPU「Timna(ティムナ)」を開発したからだ。Timnaでは機能ブロックを統合するスーパーブロック化や機能ブロックの上にブロック間配線レイヤを設けるといった手法で、CPUコアのダイサイズを大幅に縮小した。Special Sizing Techniquesの中には、こうしたテクニックも含まれると見られる。

　しかし、ダイサイズが縮小すると電力密度は上がる。特に、BaniasはPentium III-M以上の周波数になると見られるため、電力密度はかなり高くなるだろう。そのため、Baniasが大容量L2を搭載しているとすれば、それは、ダイ面積を増やして電力密度を下げる目的も兼ねていると考えるのが論理的だ。

　逆を言うと、Baniasはロジック部分でダイ面積をセーブして、その分を大容量のL2キャッシュに振り向けたと考えることができる。キャッシュの分性能が上がるわけで、結局はその方が得になるというわけだ。Baniasも比較的高クロックになるなら、キャッシュサイズが性能に与える影響は大きい。

●プロセスが進むにつれて高まる電力密度

　電力密度がBaniasの難関であることは、おそらく間違いがない。それは、Baniasがさらに進化するに連れて深刻になってゆくはずだ。

　最初のBaniasは、来年前半という登場時期を考えると0.13μm(130nm)プロセスで製造されると見られる。90nm(0.09μm)プロセスでの量産出荷は、早くても来年中盤からであり、Baniasのような完全に新しいアーキテクチャのCPUの場合は、まずこなれたプロセス技術で製造を始めるのがIntelのやり方だからだ。実際、Intelも「Prescott(プレスコット)」については90nmプロセスであることを明らかにしたのに、Baniasの製造プロセスは明らかにしていない。Baniasが90nmなら、何はともあれそう発表するはずだ。

　そう考えると、Baniasは130nmですら電力密度が高いと推測される。電力密度はプロセスが進むと高まる傾向にあるため、90nmではさらに高くなるだろう。そうすると、CPUコアと比べると発熱量の少ないノースブリッジ機能をBaniasに統合するのも理にかなう。Baniasのコアのダイが小さい(と思われる)ことも、統合化に向いている。

　ただし、統合化はかなりリスキーでもある。それは、DRAMコントローラを取り込むことになるからだ。IntelのCPUの開発サイクルは通常4年以上。そのことは、DRAMコントローラ統合CPUの設計を始める段階で、4年後の主流DRAM技術が何になるのかを完全に予測できなければならないことを意味する。実際、RDRAMベースの統合CPU Timnaが失敗したのは、そのためだった。

　もっとも、この点では状況はTimnaの時より改善されている。Intelは業界標準のDRAM技術をサポートする方針に変更、JEDECのDDR II/III標準化作業にも積極的に関与している。そのため、JEDEC路線の、コントローラ側の互換性を維持した上での段階的なDDRの進化に沿うなら、比較的安全にDRAMコントローラの統合を進めることが可能になった。

●まだ不明な点が多いBanias用チップセット

　先週も少し触れたが、Baniasのチップセットはどうなっているのだろうか。IntelはIDFでBanias用チップセットとして「Odem(オーデム)」を用意していることを明かした。OdemはBanias専用で、今のところ、グラフィックスコアを内蔵していないと見られている。

　一方、Intelは2003年第1四半期に、Pentium 4-M用のグラフィックス統合チップセット「Montara-GM」と「Montara-GML」を投入するつもりでいる。前回説明したが、これらのチップセットは、BaniasとPentium 4-Mの両対応である可能性がある。そうすると、Banias用チップセットは、単体がOdemで統合がMontaraということになる。

　それに対してPentium 4-M用は、単体がIntel 845(Brookdale:ブルックデール)系で、統合がMontaraという組み合わせになる可能性がある。Intelは、IDFで845をモバイルPentium 4-Mと同時に投入することを明確にしている。

　さらに、ライターの笠原一輝氏はPrescottがモバイルに投入された時点で、Springdaleもモバイルに投入されると見る。Intelは、モバイルハイエンドの性能をデスクトップにできる限り近づける方針であるため、この可能性はかなりあると思われる。

　こうした予想を含めてアップデイトしたチップセットロードマップが下だ。見ての通り、2003年第2四半期以降は、完全にゲスティメイト(憶測)状態で、確認は取れていない。今後、確認を取ってゆくと、どんどん変わる可能性もある。

□バックナンバー

(2002年3月5日)

[Reported by 後藤 弘茂]