●Prescottは533/667MHz FSBで登場

　Intelの開発者向けカンファレンス「Intel Developer Forum(IDF)」が始まると、業界関係者から様々な情報が流れ込んでくる。今回は、Springdaleの姿が徐々に明らかになりつつある。Springdaleの、現在わかっているスペックは以下の通りだ。今週頭のレポート「SpringdaleはAGP 8X/Serial ATA/Gb EthernetプラスDDR333?」からいくつもの重要な進展があった。

・Northwood/Prescottサポート
・533/667MHz FSB(フロントサイドバス)
・デュアル/シングルチャネルDDR333サポート
・グラフィックスコア内蔵
・AGP 8X
・Serial ATA
・GbE(Gb Ethernet)オプション
・CSA(Communication Streaming Architecture)ポート

Springdale推定図

　まず、メモリは「IntelがDDR333をデュアルチャネルでSpringdale/Granite Bayで採用」でレポートした通り、DDR333サポートで、シングルとデュアルの両構成が可能だ。次のFSB(フロントサイドバス)は、業界筋の情報によると、667MHzに引き上げられるという。

　これは、Intelが2003年中盤に出す予定の次世代CPU「Prescott(プレスコット)」のFSBが、533/667MHz FSBであるためだという。FSBの引き上げは、複数の情報筋が伝えており、確実性が極めて高い。

　もっとも、これは当然の展開だ。それは、DDR333デュアルチャネル構成になるとIntelはCPUのFSB(フロントサイドバス)の帯域(=周波数)を引き上げる必要も出てくるからだ。DDR333のメモリ帯域はシングルチャネルで2.7GB/sec、デュアルチャネルで5.3GB/sec。つまり、これに見合う帯域を達成できるFSBは667MHz(5.3GB/sec)となり、533MHz FSB(4.2GB/sec)では足りない。

　FSBが533MHzのままだと、CPUがFSBの帯域をフルに使うヘビーなワークロードの場合でも、原理的にはメモリ帯域を使い切ることができない。つまり、メモリ帯域を上げてもムダになってしまう。もちろん、Springdaleの内蔵グラフィックスコアを使う場合には、グラフィックスコア側のメモリアクセスも発生するため、広いメモリ帯域は活きる。しかし、グラフィックスを外付けするハイエンドでは、意味がないことになってしまう。

　周波数についても似たようなことが言える。DDR333のベースクロックは167MHzで、相性がいいのは667MHz FSB(ベース167MHz)であり、533MHz FSB(ベース133MHz)ではマッチしない。もちろん、FSBとメモリが同期しなくても問題のない設計はできるのだが、同期性がいいことにこしたことはない。4.2GB/secのFSB帯域が足りないというケースはあまり考えられないため、実際にはこちらの方が大きな理由かもしれない。

　ちなみに、AMDはAthlon XPのFSBを、同じ理由から333MHzに引き上げ、DDR333に対応する見込みだ。

●LANチップは3GIOライクの専用ポートで接続

　GbE(Gigabit Ethernet)のチップセットへの統合については、Intelから正式に明らかにされた。Intelのショーン・マローニ(Sean Maloney)主席副社長 兼事業本部長(Intel Communications Group)は、2003年以降にGbEのチップセットへの統合へ向かうという方向性をIDFキーノートスピーチのプレゼンテーションで示した。ただし、GbEの統合方法、例えば、MACレイヤーをチップセット側に取り込むのかどうかといった詳細は示されなかった。

　しかし、ある業界関係者は、SpringdaleはオプションのLANチップを含めた3チップ構成になる予定だと伝える。また、別な関係者は、GbEのチップは「CSA(Communication Streaming Architecture)」と呼ばれる専用ポートでGMCH(ノースブリッジ)チップに接続されると伝える。このポートについては、概要が一切伝わっていないが、3GIOに非常に近いポートだというソースもある。つまり、3GIO準拠とは言っていないが、実質的には3GIOではないか、というわけだ。

　これには状況証拠もある。まず、Intelは当初2003年のチップセットは3GIOサポートになると説明していた。そうすると、もともとSpringdaleは3GIOサポートだったのが、3GIOのインフラが整う前に出ることになってしまったので、3GIOを謳わなくなったという推測が成り立つ。また、Intelは、同社のLANチップを2003年中盤以降の製品については3GIOベースへと移行させようとしている。それから、GbEの接続には、それに見合った広帯域が必要となるため、高速な3GIOの採用は意味がある。昨年からウワサされていた、WLANチップも、このポートにぶら下がる可能性が高い。

　もっとも、このように膨大な機能を入れ込んだノースブリッジは、かなり巨大になりそうだ。同じくデュアルチャネルDDRを備えるGranite Bayのノースが1,077ピンと言われている。それよりは少なくなったとしても900ピン以上は行きそうだ。

(2002年2月28日)

[Reported by 後藤 弘茂]