プロセッサやメモリなどの半導体チップの放射線対策技術に関する世界最大の国際会議NSREC(Nuclear and Space Radiation Effects Conference)が米国ネバダ州ラスベガスで7月26日に始まった。

　NSRECのフルネームを直訳すると「核と宇宙に由来する放射線の影響に関する会議」となり、放射線が普通に存在する場所が明記してある。それは核(原子炉)と宇宙空間(太陽)だ。原子炉では核分裂反応が、太陽では核融合反応が連続して起こり、その結果、大量の放射線を生み出す。地球の大地で普通に暮らす我々が、放射線の存在に注意を払うことはこれまでなかった。

　ところが2011年3月11日以降、東京電力福島第一原子力発電所の重大事故により、我々は放射線の存在を意識する生活を強いられている。放射線の人体への影響、特に乳幼児への影響を心配せざるを得ない。

　人体への影響は当然のこととして、放射線の影響を懸念せざるを得ないのがエレクトロニクスである。エレクトロニクスの根幹である半導体チップは、放射線によって不具合を発生したり、放射線の照射条件によっては壊れたりする。このエレクトロニクスおよび半導体チップに放射線が与える影響とその対策技術の研究成果が発表される貴重なイベントが、NSRECである。

　ところで、放射線がなぜ、半導体チップに影響を与えるのだろうか。半導体チップの中身は電子回路であり、電荷の移動によって信号を伝えている。一方、放射線は荷電粒子(電荷を持った粒子)である。半導体チップが放射線を浴びることは、半導体チップ内部の電子回路が荷電粒子を浴びることを意味する。当然ながら、電荷を持った粒子が電子回路に飛び込めば、信号が何らかの影響を受けることは避けられない。最も影響の少ない場合でも、雑音の増加が起こる。大量の放射線を浴び、放射線に弱い回路素子に荷電粒子が衝突するといった悪条件が重なると、電子回路が誤動作する。さらに大量の荷電粒子を浴びると、電子回路が破壊されることもある。

　半導体チップは実は年々放射線に弱くなっている。半導体製造技術の微細化により、電子回路が扱う信号電荷の分量が減少しているからだ。原理的には130nm技術のチップよりも90nm技術のチップの方が放射線に弱く、90nm技術のチップよりも65nm技術のチップの方が放射線に弱い。このため、かつては航空宇宙用半導体チップだけの技術だった耐放射線技術が、最近では航空宇宙分野だけではなく、産業分野や民生分野などで使う最先端の半導体チップにも求められるようになってきた。

　NSRECで発表される放射線対策技術は航空宇宙用を念頭に置いており、発表者の大半は、航空宇宙分野の企業や電子回路の放射線対策を研究する大学などである。それではNSRECの内容を初日の講演からご紹介しよう。

　半導体チップの放射線対策技術は大別すると、設計技術での対策と、製造技術での対策に分かれる。かつては半導体の放射線対策といえば、製造技術での対策(RHBP:Radiation Hardening By Process)を意味していた。例えばシリコンウェハではなく、サファイアウェハを使った半導体チップがある。サファイアは絶縁体であり、その上に作成したシリコンの電子回路は放射線の照射に強い。シリコンウェハで作成した電子回路は、シリコン基板と電子回路の境界(pn接合)が放射線に最も弱い部分であるからだ。例えばCMOS回路だと、シリコン基板と電子回路の絶縁が破れラッチアップと呼ばれる短絡不良(ショート)を起こすことがある。その点、絶縁体を基板にすると、原理的にはラッチアップが起こらない。

　しかし最近では、航空宇宙分野でもコストダウンの要求が非常に厳しくなっており、製造技術は産業分野向けの半導体と共用する傾向が強い。このため設計技術での対策(RHBD:Radiation Hardening By Design)が多用されるようになっている。たとえば旅客航空機の大手メーカーであるボーイング(Boeing)は、設計技術で放射線対策を施した回路を数多く開発しており、放射線耐性を備えたカスタムICや回路ブロックなどを販売している。

　ボーイングは、RHBD技術を駆使したマイクロプロセッサを開発しており、その一端をNSRECで公表した(M. Cabanas-Holmenほか、講演番号C-6)。プロセッサコアは、32bit RISC CPUの「ARM Cortex-R4」と、マルチコアプロセッサの開発企業Tileraの「Tilera Single Core」がベースである。製造技術は90nm。これらのプロセッサコアに重イオン粒子を照射して、テストプログラムを動かした時の不良発生率を測定した。その結果、航空宇宙用として十分に低い不良発生率を達成していることが分かった。

米国DTRA(国防脅威削減局)が進めている耐放射線性半導体チップ開発プロジェクト(DTRA RHM Program）では、90nm技術では「ARM Cortex-R4」と「Tilera Single Core」をRHBD技術の開発候補としている。目標仕様を見ると、放射線対策によってシリコンダイ面積が増加し、動作周波数が低下し、消費電力が増加することが分かる	RHBD技術を組み込んだ「ARM Cortex-R4」のFPGAボードに放射線を照射して不良発生率を測定しているところ。左が半導体チップに対して垂直(真上）に照射するセットアップ。右は半導体チップに対して斜めに照射するセットアップ。測定サイトは米国Texas A&M University(TAMU）のCyclotron Instituteである。DTRA RHM Programの資料から引用

　プロセッサやロジックなどの論理回路は、順序回路と組み合わせ回路に大別される。順序回路とは内部状態と入力によって出力が決まる回路で、放射線に弱い。組み合わせ回路は内部状態を持たず、入力によってのみ出力が決まる回路で、放射線に強い。順序回路は内部状態を保持しているので、放射線を浴びると内部状態が壊れてしまうからだ。フリップフロップ(ラッチ）やカウンタなどが順序回路の代表例である。組み合わせ回路の代表例はインバータやNANDゲート、コンパレータ、バレルシフタなどだ。

　Vanderbilt UniversityとCisco Systemsの共同研究チームは、40nm技術の先端ロジック半導体チップで順序回路と組み合わせ回路の放射線照射に対する不良発生率を調べた(N. N. Mahatmeほか、講演番号C-5）。特に、回路の動作周波数と不良発生率の関係を精査した。

　組み合わせ回路の不良発生率は微細化とともに上昇し、また、動作周波数の向上とともに上昇するとされている。これに対して順序回路の不良発生率は、動作周波数に関らず一定だとされる。すると原理的には、ある動作周波数で順序回路の不良発生率と組み合わせ回路の不良発生率が逆転することになる。不良発生率が逆転する周波数は、微細化が進めば進むほど、下がるはずである。

　そこでVanderbilt UniversityとCisco Systemsの共同研究チームは、40nm技術で製造した順序回路(フリップフロップ）と組み合わせ回路(インバータ）の放射線に対する不良発生率を動作周波数を変えて測定した。測定した動作周波数の最大値は1GHzである。動作周波数の上昇とともにインバータの不良発生率は上昇した。一方、フリップフロップの不良発生率はあまり変わらなかった。ただし動作周波数が1GHzでも不良発生率の逆転は起こらず、インバータの不良発生率はフリップフロップのおよそ半分にとどまった。

展示会の会場風景。レセプションの開催時間内に撮影した。大勢の来場者でにぎわっている

　NSRECには展示会が初日と2日目に併設されている。初日の夕方はレセプションの会場を兼ねていることもあり、大勢の来場者でにぎわった。出展企業は半導体ベンダーやテストツールベンダー、解析ツールベンダー、航空宇宙用モジュールベンダーなどである。

　半導体ベンダーではAtmelが、放射線対策を施したSPARCプロセッサを出展していた。32bit SPARC V8アーキテクチャのシングルチップで、動作周波数は100MHz、演算性能は90MIPS、動作時消費電力は0.7W(動作周波数100MHz）である。人工衛星への搭載を想定しているため、動作時消費電力は低めに抑えられている。電源電圧はコア部が1.65V～1.95V、入出力部が3V～3.6Vである。耐放射線量は300Krad以上だとする。製造技術は180nm。

　このほかXilinxが、耐放射線性FPGAの最新版「Virtex-5QV」を出品していた。動作周波数が3GHzと高いシリアルトランシーバを内蔵する。製造技術は65nmである。耐放射線量は1Mradと高い。

　航空宇宙用エレクトロニクスと放射線対策は切り離せない。言い換えると、航空宇宙用エレクトロニクスの産業が成立していることが、放射線対策技術の維持と発展に必要である。この図式が成立しているのは、米国と欧州しかない。NSRECのようなイベントが50年近くも続いていることが、米国の保有する技術の厚みを物語っている。