Intelの開発者向けイベント「Intel Developer Forum(IDF) 2009」が、9月22日(現地時間)に米国カリフォルニア州サンフランシスコのモスコーンセンターで始まった。初日の午後には、Intelの上席副社長と技術開発・製造技術統括本部長を兼務するボブ・ベイカー氏がキーノート講演した。

　ベイカー氏は始めに、「ムーアの法則は過去にIntelを牽引してきた、そして現在でも同社を牽引している」と述べた。

　「ムーアの法則」はIntelの創立者の一人であるゴードン・ムーア氏が提唱した半導体集積度の向上に関する経験則で、同じ大きさのシリコンチップ(ダイ)が搭載できるトランジスタの数が時間の経過とともに一定の割合で増加するというものである。増加の速度そのものは過去に変動したことがあるのだが、「2年で2倍」のペースで半導体業界ではおおむねコンセンサスがとれている。そしてIntelとしては将来も「ムーアの法則」を維持していくつもりであることがキーノート講演では改めて表明された。

　ベイカー氏は、IntelがCPUの性能を向上し続けてきた結果、消費電力当たりの演算処理性能が著しく向上したことを示した。自動車の燃費に例えると、1970年には1ガロンのガソリンで10マイル走れたのが、2009年には1ガロンのガソリンで10万マイルを走行できるようになったことに相当するという。40年で1万倍もの燃費向上を達成したことになる。

シリコンダイ当たりのトランジスタ数とトランジスタ当たりの価格の推移	Intel CPUの消費電力当たりの演算性能(MIPS/W)の推移

　それから今後の半導体製造技術を展望した。Intelは、2005年に65nm技術の量産を、2007年に45nm技術の量産を開始してきた。ただし45nm技術の世代では、トランジスタ技術が大きく変わっている。65nm世代まではトランジスタのゲート絶縁膜にシリコン酸化窒化膜、ゲート電極に多結晶シリコン(あるいはシリサイド)を使用してきた。それを45nm世代からはゲート電極に金属、ゲート絶縁膜に高誘電体材料を使用する高誘電率膜/金属ゲート(High-k/Metal gate：HKMG)技術へと大きく変更した。Intelはこの技術を第1世代のHKMG技術と呼んでいる。

　次世代技術である32nm世代の量産は、2009年第4四半期に始める。トランジスタ技術は45nmのHKMG技術を基本とするHKMG技術を使う。Intelは、これを第2世代のHKMG技術と呼んでいる。そして現在は、次々世代技術である22nm世代の開発を本格化させており、2011年には量産に入る予定である。22nm世代では第3世代のHKMG技術を使う。

　さらに先の15nm世代は、2013年に量産を開始する計画で、現在は研究開発段階にある。講演スライドでは、3次元構造やナノワイヤ、光接続、カーボンナノチューブFET、IIIV族化合物半導体といった要素技術を示していた。

　ここで米MIT(Massachusetts Institute of Technology)の電気工学科および計算機科学科で教授を務めるジーザス・デ・アラモ(Jesus del Alamo)氏がゲストとして登場し、IIIV族化合物半導体の特長と可能性を解説した。シリコン半導体に比べるとIIIV族化合物半導体は電子の移動度が高く、超高速または超高周波数で動作するデバイスを実現できる可能性がある。また動作電圧が非常に低い。IIIV族化合物半導体は発光ダイオード(LED)や半導体レーザーなどの光デバイスでは製品としての豊富な実績がある。5年以上先の未来を考えたときには、シリコン半導体とIIIV族化合物半導体の組み合わせで新しい世界が開けるかもしれない。

　ベイカー氏はアラモ氏のコメントを受け、Intelは今後も「ムーアの法則」を維持していくと述べた。

2005年～2015年の製造技術ロードマップ	製造技術ロードマップの2009年以降を拡大したところ	米MIT(Massachusetts Institute of Technology)の電気工学科および計算機科学科で教授を務めるジーザス・デ・アラモ(Jesus del Alamo)氏
アラモ氏(左)とベイカー氏(右)	「ムーアの法則」を今後も維持していく

●32nmプロセスは量産目前、22nmプロセスでSRAMを試作

　続いて32nm世代と22nm世代の開発状況を説明した。32nm技術では、試作したSRAMチップと、2009年第4四半期に量産に入るNehalemアーキテクチャのマイクロプロセッサ「Westmere(ウェストミア)」をスライドで示した。

　32nm世代の半導体チップの量産は、オレゴン州の2つの工場(D1DとD1C)とニューメキシコ州の工場(Fab 11X)、アリゾナ州の工場(Fab 32)が担当する。総投資額は70億ドルで、2年以上をかけて量産設備の投入を進める。

　22nm技術の開発では、高密度SRAMチップの試作に成功した。22nm技術で初めて製造された大規模な集積回路である。SRAMの記憶容量は364Mbit。搭載したトランジスタの数は29億トランジスタを超える。製造には第3世代のHKMG技術を使用した。講演ではSRAMセルの電子顕微鏡写真も見せた。メモリセル面積は高密度版プロセスが0.092平方ミクロン、低消費電力版プロセスが0.108平方ミクロンといずれもきわめて小さい。SRAMセルとしての動作を確認済みだという。

32nmのHKMG技術で試作したSRAMチップの概要	32nm世代で初めての量産チップとなる「Westmere」プロセッサ	32nm世代の半導体チップを量産する4つの工場
22nm技術で大容量SRAMチップを作り込んだ300mmウェハ	22nm技術で試作したSRAMチップの概要	22nm技術で試作したSRAMチップのメモリセルを電子顕微鏡で観察した像

●コンシューマ、組み込み、ハンドヘルドに向けたSoCを用意

　ここでベイカー氏は、話題をインターネット接続機器向けのSoC(System on a Chip)に転じた。Intelはインターネット接続機器をコンシューマエレクトロニクス(CE)、組み込み(Embedded)、ハンドヘルド(Handhelds)の3つの応用分野に分け、SoCを開発している。最新の45nm世代では、CE向けに「Sodaville」チップ、組み込み向けに「Jasper Forest」チップ、ハンドヘルド向けに「Lincroft」チップを開発した。

　SoC開発には設計と製造を含めたさまざまな要素技術が欠かせない。Intelは設計と製造の両技術を兼ね備えたIDM(Integrated Device Manufacturer)であり、それらの連携をとりやすい点で優位に立つとした。

　SoCの製造プロセスはCPUの製造プロセスをベースに構築する。CPUの製造プロセスは基本的にロジックプロセスである。これに対してSoCには、メモリプロセスやアナログプロセス、高電圧プロセスなどが必要になってくる。32nm世代では、SoCに向けたさまざまなプロセス技術を用意する。アナログ、高電圧、高周波、高精度キャパシタ、インダクタ、バラクタなどである。

Intelのプロセッサを搭載するインターネット接続機器	45nm技術で製造したSoCの例。CE向けに「Sodaville」チップ、組み込み向けに「Jasper Forest」チップ、ハンドヘルド向けに「Lincroft」チップを開発	IDM(Integrated Device Manufacturer)の優位性
CPUの製造プロセスをベースにSoCの製造プロセスを構築	32nm世代のSoCが備えるプロセスのメニュー

●100万入出力/秒を7台のSSDで実現

　最後にベイカー氏は、Intel製SSDの性能を披露した。Intelのシニアフェローでストレージ技術のディレクターを務めるリック・コウルソン(Rick Coulson)氏が登壇し、7台のSSD(試作品)とサーバーを組み合わせてデータ入出力速度を測定してみせた。データ入出力速度は総計で107万6,000IOPSに達した。これは5,000台ものHDDを並列に動作させないと達成できない速度だという。

Intelのシニアフェローでストレージ技術のディレクターを務めるリック・コウルソン(Rick Coulson)氏	7台のSSDを並列動作させたときの入出力速度(1秒間当たりの入出力回数)。107万6,000を超えている