半導体デバイスの信頼性技術に関する世界最大の国際会議「国際信頼性物理シンポジウム(IRPS：International Reliability Physics Symposium)」が5月6日夕刻、無事に閉幕した。6日の講演では、強誘電体不揮発性メモリ(以下FRAM)で珍しい講演があった。

　大手半導体ベンダーのTexas Instruments(以下TI)とFRAM開発企業のRamtron International(以下Ramtron)が共同で、1.5Vと低い電源電圧で動作するFRAMチップを発表したのだ(講演者J. Rodriguesz氏、講演番号6C.4)。両社は2001年からFRAMの共同開発で協力関係にあり、2007年にはFRAM製品としては最も大容量の4Mbit品を開発成果として発表している。かなり長い期間にわたって協力関係を継続してきたことになる。

　詳細にふれる前に、FRAMの原理を簡単に説明しておこう。強誘電体を絶縁膜に使ったキャパシタ(強誘電体キャパシタ)をデータ記憶素子とし、メモリセル選択用トランジスタを組み合わせて1個のメモリセルを構成している。誘電体には電圧を加えると分極(電荷の偏り)が生じるという性質があり、その中でも電圧を切っても分極が残る(残留分極と呼ぶ)材料を強誘電体と読んでいる。分極の方向は印加電圧の方向によって違うので、強誘電体キャパシタでは印加電圧の極性によって記憶するデータの値(1あるいは0)を決めている。1個の強誘電体キャパシタと1個のセル選択トランジスタで構成されたメモリセルに電圧を適切に印加することで、データを書き込んだり、読み出したりする。

　強誘電体にはさまざまな組成の材料が存在するが、大半はセラミックスである。FRAMに使われる代表的な材料もセラミックスのチタン酸ジルコン酸鉛(PZT)。PZTは残留分極が大きい、製造温度が比較的低い、薄膜を製造しやすいといった利点を備えている。このためRamtronはFRAMを開発した当初から、強誘電体キャパシタの材料にPZTを使ってきた。現在Ramtronが製品化している4Mbit品もPZTを使っており、2.7～3.6Vの電源電圧で動く。

PZTの結晶構造(左)と分極特性(右)	FRAMメモリセルの断面構造図。赤く薄い板状の部分が強誘電体薄膜。その上の茶色の部分は銅配線層	FRAMメモリセルの回路と、書き込み動作および読み出し動作。図中に「FCAP」とあるのが強誘電体キャパシタ

●「8M個のメモリセル」で製品レベルの4Mbitを実現

　そしてTIとRamtronは「8M個のメモリセル」を内蔵し、電源電圧を1.5Vと下げたFRAMチップを試作し、信頼性を評価した結果をIRPS 2010で発表した。

2T2C方式(左)と1T1C方式(右)における動作マージンの違い。当然ながら、2T2C方式の動作マージンが広い。ただし、シリコンダイ当たりの記憶容量は半分になってしまう

　「8M個のメモリセル」とわざわざ表記したのは、FRAMでは動作マージンを稼ぐため、2個の強誘電体キャパシタと2個のセル選択トランジスタで1bitのデータを記憶する方式(2T2C方式)が存在しているからだ。最近はNANDフラッシュメモリが高密度化のために2bit/セル方式を実用化している。FRAMはその逆で、0.5bit/セルとも表記できる、高密度化を阻害する方式が使われている。それはメモリセル間の特性ばらつきが現在でもかなり残っており、1個の強誘電体キャパシタと1個のセル選択トランジスタで1bitを記憶する方式(1T1C方式)では生産歩留りが極端に低くなる恐れがあるからだ。

　今回TIとRamtronが発表したFRAMチップも講演の内容と論文の記述からは、2T2C方式による4Mbit品での製品化を想定していることがうかがえる。ということは、急速な高密度化による大容量化は、難しいということだ。すごく残念なことだが、FRAMがフラッシュメモリを脅かすような大容量メモリとなる時期は、まだ見えていない。

試作したFRAMチップの概要

　その「8M個のメモリセル」を内蔵したFRAMチップは、130nmのCMOSと5層の銅金属プロセスで製造された。シリコンダイの面積は公表されていないが、メモリセルアレイが12平方mmなのでダイ全体で25平方mm～30平方mmとみられる。

　1.5V動作を実現するときに重要なのは、低電圧で強誘電体キャパシタに分極反転を起こすことだ。共同開発したFRAMチップでは、PZT薄膜の厚みを70nmと薄くして印加電圧を下げている。

　当然のごとく起こる疑問は、PZT薄膜をそこまで薄くしたときに長期信頼性を維持できるかどうか。この疑問に応えたのが今回の研究成果である。

高温放置試験の結果。横軸は温度、縦軸は分極量(単位面積当たり)

　まず、高温放置試験の結果を示していた。高温放置では、強誘電体キャパシタの分極がだんだんと弱まってくる。摂氏100度くらいの高温だと、10分と短い時間で分極の劣化が起こる。ただし時間を長くしても劣化は進行しない。また電圧を強誘電体キャパシタに印加して分極を再び発生させると、以前と同様の良好な特性に復帰する。実用上は問題ない結果を得られた。

データ保持試験と動作マージン

　続いてデータ保持試験である。摂氏125度、1,000時間の高温放置試験とスクリーニングを組み合わせて初期不良品を排除し、半導体メモリの標準的な信頼性「摂氏85度で10年間のデータ保持期間」を保証できるようにした。

　それから読み書きのサイクル寿命だ。強誘電体キャパシタは、読み書き(電圧の印加)を繰り返すと、残留分極が小さくなっていくことがある。読み書きを繰り返すテストでは、5.4×10の13乗回と不揮発性メモリとしては最も長い寿命を得た。また印加電圧を高めることで、サイクル寿命が低下していく特性も調べた。電圧を1.7Vから2.0Vに上昇すると、サイクル寿命は3ケタほど短くなる。この特性から、印加電圧が1.5Vのときにサイクル寿命は5×10の14乗回に達すると推定した。

サイクル寿命試験によるデータ値マージンの変化。5.4×10の13乗回の読み書きを繰り返しても、マージンは狭まっていない	サイクル寿命の電圧加速試験。印加電圧を高めていくと、サイクル寿命は急速に短くなる

　このほか中性子線ソフトエラーの発生率を調べてみせた。ソフトエラーの発生率は6トランジスタSRAMセルの1,000分の1以下と低かった。

　強誘電体不揮発性メモリ(FRAM)の記憶密度を高めるためには、1T1C方式の採用は避けて通れない。'80年代末に筆者がRamtronのCEO(最高経営責任者)にインタビューする機会を得たとき、すでに2T2C方式から1T1C方式への移行はきわめて重要な開発課題だった。インタビューから20年を経過した現在でも、FRAM製造ではメモリセル間のばらつきを上手く制御できていないことがわかる。半導体プロセスで材料を変更することの難しさを、改めて認識させられた。