後藤弘茂のWeekly海外ニュース
低消費電力かつ低コスト、モジュール対応の「GDDR5M」
（2014/5/27 12:13）
GDDR5/HBMとDDR3/4の間をターゲットとするGDDR5M
新しい高速DRAM技術の1つとして開発されたのが「GDDR5M」だ。GDDR5Mは名前からわかる通り、GDDR5系の技術を使った高速DRAMだ。ただし、バッテリ駆動機器でも使いやすいように低電力になっており、オンボードだけでなくSO-DIMMメモリモジュールでも提供することを検討している。GDDR5の“より汎用向けバージョン”のような規格だ。
GDDR5Mは、GDDR5からの選別品や低電圧駆動品ではない。GDDR5とは設計が異なる別種のDRAMで、ダイ(半導体本体)も異なる。GDDR5よりも低消費電力かつ低コストなアーキテクチャとなっている。GDDR5とDDR3/4の間のパフォーマンスを、GDDR5より低い消費電力で、DDR3よりも少し高い程度の製造コストで実現することがGDDR5Mの目的だ。こうしたGDDR5Mの背景については、SK hynixが今年(2014年)2月の半導体カンファレンスISSCC(IEEE International Solid-State Circuits Conference)で説明していた。
そもそも、GDDR5技術をもっと低電力化して、バッテリ駆動機器にもフレンドリーにできないかという議論があった。さらに、CPUにGPUコアが取りこまれて行く過程で、メインメモリも電力消費を抑えながら広帯域化が必要という議論が起きた。そうした議論に対する提案として、メインストリーム向けにSK hynixから提案されたのがGDDR5Mだ。
GDDR5Mは、メインストリームGPU向けのオンボードメモリから、GPU内蔵CPU向けのメモリモジュール(SO-DIMM)までをカバーする。ハイエンドからメインストリームの上位のGPUシステムはGDDR5がカバーしているが、GDDR5Mはメインストリーム価格帯のGPUからCPUのシステムメモリをターゲットとしている。GDDR5Mの「M」は、「モバイル(Mobile)」でも「モジュール(Module)」でもなく、「メインストリーム(Mainstream)」を示すものだという。
メインストリームのシステムメモリも狙う
ハイエンドGPU向けのGDDR5以上の広帯域メモリとしては、現在JEDECはスタックドDRAM技術のHBM(High Bandwidth Memory)にフォーカスしている。ハイエンドのグラフィックスカードは高速品のGDDR5からHBMへと移行する見込みだ。また、メインストリームのシステムメモリには、DDR4が浸透しようとしている。
サーバーメモリでもDDR3からDDR4への移行が始まると同時に、GPUシステムではHBMが見えてきている。また、Micron Technologyが中心となって推進するスタックドメモリHMCもハイエンドサーバーシステムを狙っている。さらに、CPUでもスタックド系メモリとDDR系メモリの混載システムが展望されている。DRAMは複雑化しつつあり、GDDR5Mはその中に入り込む隙間を見いだそうとしている。
HBMは、少なくとも出だしは高コストソリューションとなる。GDDR5が現在カバーしている市場の全てがHBMに移行できるわけではない。GDDR5Mは、GPU市場では下位のメインストリーム市場に浸透するチャンスがあると見ているようだ。HBMやWide I/O2といったスタックドDRAMは、現在のDDR系やGDDR系DRAMとインターフェイスの互換性がない。それに対して、GDDR5Mは、従来のGDDR5と同様に、DDR系メモリとの互換にできる。つまり、GPU/CPU/SoC側のDRAMインターフェイスを、GDDR5MとDDR3/4あるいはGDDR5の互換に設計できる。そのため、同じ設計のGPU/CPU/SoCで、さまざまなメモリ帯域のシステムを作ることができる。
メインストリームDRAMのロードマップに対しては、DDR4の次の世代のパフォーマンスを、DDR4と同時期に提供できることもGDDR5Mの利点となる。DDR4のターゲットとするデータ転送レートは現在はピンあたり3.2Gtpsだが、GDDR5Mはピンあたり5Gbpsで60%近く高速だ。CPUのシステムメモリとしては、スタックドDRAMとDDR系DRAMの混載でメモリ帯域を広げることもできる。
しかし、異なる種のDRAMの混載を制御することは面倒で、メモリインターフェイスなどのコストも増える。それに対して、GDDR5Mは単一種のDRAMで広帯域と大容量の両方のニーズを満たすことができる。GDDR5Mは、CPUにGPUを混載したAPU(Accelerated Processing Unit)にとって有望と言われるが、その理由はこのあたりにある。
電力消費を大幅に抑えたGDDR5M
GDDR5Mのインターフェイス回りはGDDR5と非常によく似ている。疑似オープンドレイン(POD:Pseudo Open Drain)I/OでコマンドアドレスバスはDDR、データバスはベースクロックに対して4フェイズのQDRだ。しかし、I/O電圧はGDDR5の1.5Vに対して、GDDR5Mは1.35Vと10%ほど低い。また、I/Oオーガナイゼーションも異なる。GDDR5はx16とx32のモード切り替えI/Oとなっており、基本はx32だ。それに対してGDDR5Mはx8とx16の切り替えI/Oとなっている。GDDR5はPLLを内蔵するがGDDR5Mは内蔵していない。オートシンクモードはDRAM自体で制御する。こうしたスペックの違いから、GDDR5MはGDDR5に対して、低待機時電力と低コストという利点を持つ。
GDDR5Mの利点の1つである電力消費。特に、スタンバイ時のIDD2系モードの電力消費は少ない。IDD2P時の電流量はGDDR5Mに対してGDDR5は3.4倍も多い。消費電力はIDD2Pで36mW、内部クロック(WCK)を停止するIDD2P0時には5.4mWとIDD2Pの約15%にまで下がる。リードとライトのエネルギー消費もGDDR5Mの方がGDDR5の約80%程度と低い。GDDR5Mの方が電力消費が低いのはアーキテクチャと実装の両面による。
転送レートが高いGDDR5では、高速な低しきい電圧(LowVth)のトランジスタを多用し制御回路部分の面積と電力が大きい。PLLを内蔵していることも、チップの複雑度と電力を押し上げている原因となっている。それに対してGDDR5Mは5Gbpsまでしかカバーしないため、GDDR5ほどデータプロセッシングの回路を高速化しなくても済む。PLLも持たない。I/O構成も、GDDR5のx32に対してGDDR5Mはx16なので、回路規模が小さい。また、実装ではクロックゲーティングを多用しているという。
GDDR5Mはダイ面積を小さく留めることが可能
GDDR5Mの製造コストはGDDR5と比べるとかなり低く、DDR3に対して5～10%高い程度に抑えることができ、DDR4に対しても競争力があるとSK hynixは主張する。ISSCCでSK hynixが公開したGDDR5Mのダイは29nmプロセスで製造し、4G-bit容量のx8/x16品で51.2平方mmとなっている。同程度のプロセスの同容量で比較すると、Samsungの30nmの4G-bit DDR4は76平方mmで、GDDR5Mの方が小さい。GDDR5Mにはコスト面の利点があることが分かる。
GDDR5Mのコストが低いのにはいくつかの理由がある。1つは、ターゲットとするデータ転送レートがGDDR5より低いため、データプロセシング回路の設計がGDDR5よりずっと簡素であること。2つ目は、I/O構成がGDDR5の半分であること。最後は、メモリバンク数がGDDR5の半分であることだという。
GDDR5では、設計スキームも高速化に最適化しており、バッファなども大きい。それに対してGDDR5Mは5Gbpsまでしかカバーしないため、GDDR5ほど制御回路を高速化しなくても済む。また、GDDR5は16バンク構成でDRAMのメモリバンクが16個あるが、GDDR5Mは半分の8個となっている。メモリバンク数はDRAMのコストを左右する大きな要因であるため、これが半減していることは意味が大きい。
GDDR5は2個のバンクグループに分けて並列アクセスするアーキテクチャでパフォーマンスを上げるために、メモリバンク数を16バンクと多くした。それに対してGDDR5Mはバンク数は8バンクとDDR3と同じで、その分、DDR3に対するダイオーバーヘッド(ダイの肥大化)が小さい。
とは言え、実際のチップ価格は製造コストに沿うわけではない。コモディティのDDR3の価格は安く、後継のDDR4も一定期間が経てばある程度の価格にまで降りてくるだろう。GDDR5Mが価格で競争するのは、なかなか難しそうだ。コモディティのメインストリームDRAMならマルチソースからの供給を期待できる点も大きい。GDDR5Mは、今のところSK hynixだけが推進している。
動向が未だに不明瞭なGDDR5M
GDDR5Mの謎の部分はメーカーやユーザー企業のヤル気だ。昨年(2013年)の中盤は、AMDの新APU(Accelerated Processing Unit)の「Kaveri(キャヴェリ)」でGDDR5Mをサポートするという業界情報が流れたことから、SK hynixとAMDはかなり真剣に推進していると噂されていた。本来なら今頃は市場に登場していい頃のはずだった。しかし、その後も、GDDR5Mについては、あまり情報が出ていない。AMDもGDDR5系メモリを検討していることは否定しなかったものの、その温度はそれほど高くは見えなかった。実際に昨年の5月にAMDのJoe Macri氏(Corporate VP & Product CTO of AMD Global Business Unit)に直接聞いた時は次のように語っていた。
「(我々のメモリを)憶測することは楽しいだろう(笑)。我々は常にAPUのメモリ帯域をどうやって引き上げるかを考えている。(GDDR5系については)いいコストポイントかどうかが非常に重要だ。DRAMのコストだけでなく、トータルのシステムコストがどうなるのかを慎重に検討する必要がある」。
1年も前の話なので、今は状況は変わっているだろうが、採用する場合にはさまざまなコスト要件をクリアする必要があるという指摘に変わりはないだろう。例えば、高速なGDDR5Mのモジュールは、設計/テスト/バリデーションを考えても困難が多くコストがかかると予想される。SO-DIMMに限定するとは言え、ハードルは低くはない。
そのためか、GDDR5Mのメモリモジュールの部分は、ややトーンダウンしている。ISSCCでは、論文の方ではモジュールと謳っているが、プレゼンテーションにはそうした記述がない。モジュール自体の説明もなく、QAの際にSO-DIMMでメインメモリアプリケーションを狙うと述べただけだった。カンファレンスではデータアイも示されたが、オンボードのデータで、モジュールのデータではなかった。ちなみに、GDDR5Mで現在検討されているのはSO-DIMMで、スタンダードDIMMではない。メインのターゲットもノートPCだという。
PDF版はこちら
また、GDDR5Mに絡む企業も限られている。AMDとSK hynix以外の、CPU/GPUチップベンダのIntelやNVIDIA、DRAMベンダのSamsungやMicronからはGDDR5Mの話は、全くか、ほとんど聞こえて来ない。ISSCCでのSK hynixによるGDDR5Mの技術発表の際には、セッションの終わりに質問をしたのはSamsungとMicronだったが、どちらも、GDDR5Mの実装の基本的な部分の確認のための質問だった。GDDR5Mの実装の突っ込んだ質問でなかったことから、SamsungとMicronがGDDR5Mのような技術に取り組んでいるようには見えなかった。もちろん、カンファレンスのQ&Aだけではわからないが、印象としてはSK hynixの独走のように見える。JEDECでの標準化も視野に入れているとしているが、その議論の状況も見えてこない。
SK hynix自身も、GDDR5Mについての情報公開が非常に少ない。SK hynixは今年4月に中国の深センで開催されたIntelの技術カンファレンス「Intel Developer Forum(IDF) shenzhen 2014」でのメモリ技術のプレゼンテーションで、GDDR5Mについてはスライドで触れなかった。この時、SK hynixはHBMやWide I/O2、LPDDR4の説明をしているのに、GDDR5Mだけが影も形もなかった。また、3月のNVIDIAが主催するGPU Technology Conference(GTC)でのSK hynixの展示も、HBMを大きくフィーチャしておりGDDR5Mは説明員が聞かれれば答える程度の対応でしななかった。
こうした現状から、下の図ではGDDR5Mにはクエスチョンマークをつけてある。GDDR5Mの市場への浸透については、まだ未知数の部分が大きいためだ。とはいえ、GDDR5Mから目が離せないのは、DRAMが多様化する時期に入りつつあり、どんな技術が台頭するか見えない部分があるからだ。
PDF版はこちら