GPUはプロセス世代毎に、倍々で演算パフォーマンスが増えて行く。そして、CPUもヘテロジニアス(Heterogeneous:異種混合)化によって同様に演算パフォーマンスが増大しつつある。そこで問題になるのはメモリ帯域だ。増大するコンピューティングにメモリ帯域が追いつかなければ、演算に必要なデータを供給できなくなる。データに飢えた猛獣にエサを与えなければならない「ケモノを養う(feed the beast)」問題が、プロセッサの最大の課題となりつつある。

　CPU/GPUのメーカーが求めているのは、数年のうちに1TB/secのメモリ帯域を実現することだ。Intelは以前、スタックDRAMの説明で1TB/sec以上という帯域の目安を示した。NVIDIAもスーパーコンピュータプロジェクトEchelon(エシュロン)では、1.4TB/secのメモリ帯域を目指すことを明らかにしている。そして、メモリ業界は、3Dスタッキングによって、この帯域問題を解決しようとしている。

DRAM技術動向(PDF版はこちら)

将来のDRAMの方向(PDF版はこちら)

　3Dスタッキングを前提としたワイドインターフェイスメモリでは、モバイル市場に、来年(2013年)後半に「Wide I/O」が登場する。Wide I/Oは、512ピンの超幅広インターフェイスのDRAM規格で、低い消費電力で広帯域を実現する。LPDDR2と比較すると同じ消費電力なら2倍のメモリ帯域となる。

モバイルメモリ帯域ロードマップ(PDF版はこちら)

Mobile Memory ForumでのST-EricssonのWide I/O計画

　そして、DRAM業界の流れは、Wide I/Oのようなワイドインターフェイス技術を、より広く適用する方向へと進んでいるようだ。メモリ帯域に餓えた、グラフィックスやHPC(High Performance Computing)にもワイドインターフェイスDRAMを拡大しようとしている。少なくとも、JEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)では、こうした方向での議論を行なっている。

　そこで重要性が高まっているのがシリコンインタポーザを使うソリューションだ。ワイドインターフェイスのメモリは、シリコン貫通ビア(TSV:Through Silicon Via)技術によるダイスタッキングを前提としているが、TSVをCPUやGPUなどロジックチップ側に導入することはハードルが高い。そのため、リスクの低い中間解として、インタポーザを使う選択肢を設けようという議論が出ている。

3Dスタックと2.5D TSV Interposer(PDF版はこちら)

　TSVの問題点の1つは、ハイパフォーマンスのCPUやGPUにTSV技術を使うことはハードルが高く、またTSVでの3Dスタッキングのアセンブリが難しいことにある。もちろん、高消費電力のCPU/GPUの熱が、熱に弱いDRAMに与える影響も無視できない。その点、シリコンインタポーザを使うと、CPUやGPUにTSVを使う必要がなく、DRAMもCPUやGPUから分離され、また、アセンブリもある程度容易になる。TSVシリコンインタポーザを使う方式は、一般に2.5Dと呼ばれている。もっとも、CPUやGPUのメーカーは、長期的にはDRAMを直接TSVで3Dスタックすることを考えており、2.5Dはあくまでも中間ステップだ。

TSVの基本技術(PDF版はこちら)

　2.5Dを使ったハイパフォーマンスCPU/GPU向けのワイドインターフェイスDRAMの話は、1年前から各所から流れてきている。また、それとは別にHPC(High Performance Computing)向けにI/Oチップの上にDRAMをスタックしたソリューションも1年前から話が出ている。ポストGDDR5については、以前から2012年中に明らかにされると言われており、議論が活発化している。

　Intelが3月に北京で開催したカンファレンス「Intel Developer Forum(IDF) Beijing 2012」での、DRAMベンダーSK hynixのセッションでも、こうしたDRAM業界の動向が伝えられた。下に挙げたスライドでは、Wide I/Oからの派生でのシリコンインタポーザのソリューションや、サブストレートで統合するソリューションが示されている。

Wide I/O派生のインタポーザやサブストレート統合のソリューション

　実際には、グラフィックス向けにはWide I/Oを発展させた別規格が議論されて来た。GDDR5以上の帯域を目指すとしたら、最大構成で200GB/sec以上の帯域になるはずだ。モバイル向けのWide I/Oは1チップで12.8GB/sec(200Mbps時)なので、より広帯域のチップを場合によっては複数個(または複数スタック)載せる方向になることが予想できる。

　Intel自身によるJEDECでのWide I/O発表時のプレゼンテーションが下のスライドだ。ここでは、Wide I/OのJEDECのタスクグループJC 42.6とは別に、広帯域のWide I/Oライクなメモリ規格が策定されていることが明記されている。インターフェイス幅はWide I/Oの512ピンの2倍の1024ピンが提案されている。

IntelによるWide I/Oのプレゼン

　下は昨年(2011年)10月に日本ケイデンスが開催した技術カンファレンス「CDNLive! Japan 2011」でのスライドで、ここでもモバイルのWide I/Oと平行して、メインストリームコンピューティング向けの将来メモリとして広帯域Wide I/Oが予想として挙げられている。DDR4と平行して、広帯域メモリの議論が進められていることがわかる。

日本ケイデンス予測の広帯域Wide I/O

　より具体的なのは、SEMATECH Symposiumのもので、こちらでもコンピューティング向けの高パフォーマンスWide I/Oとして、シリコンTSVインタポーザを使うソリューションが提示されている。帯域は64GB/sec以上とされており、おそらく1スタックでそれだけの帯域を目指すプランだと見られる。

SEMATECH Symposiumの具体的なWide I/Oソリューション

　では、シリコンTSVインタポーザ自体はどういう状況なのか。下は台湾工業技術院(ITRI)のプレゼンテーションで、インタポーザの試作を示したものだ。課題の1つは、言うまでもなくシリコンインタポーザ自体のコストだが、3Dよりも2.5Dの方が統合が容易になる分、トータルのコストが下がるという見方もある。ただし、この点は、まだ議論があり、コスト面での比較は明瞭になっていない。

台湾工業技術院のインタポーザ試作

　もともとDRAMの高速化では、DDR4自体をディファレンシャル信号にして、より高速にするプランがあった。しかし、最終的にDDR4は従来技術の延長の倍速に落ち着き、メインストリームのDDR系メモリの高速化はますます鈍化してしまった。ここで奇妙だったのは、CPUメーカーが、なぜ、こうした大人しいロードマップを受け容れたのかだった。

DRAMロードマップ(PDF版はこちら)

　CPU側は、ヘテロジニアスマルチコア化によって、急激にメモリ帯域ニーズを高めつつある。本来なら、JEDECのDRAM規格を牽引して、より広帯域へとDDR4世代を引っ張ってよかったはずだ。ところが、ある時期からDDR4の議論は急に平坦になり、DDR3からの進化的な拡張へと収斂して行った。

　現在の状況を見ると、その理由は容易に推測できる。ワイドインターフェイスのDRAMを挟むことで、帯域問題を解決できるとメドが立ったため、DDR4には過激な高転送レートを求めなかったと見られる。おそらく、Intelなどの思惑は、CPU側に2.5Dまたは3DでワイドインターフェイスのDRAMを載せ、そのメモリをワークメモリまたはキャッシュとして使い、それとは別にメインメモリとしてDDR4をソケットで増設できるようにすることだと推測される。この構成なら、増大する演算パフォーマンスに釣り合うメモリ帯域を、そこそこの容量のメモリで得ながら、モジュールによるメモリの拡張性も維持できる。また、下位の構成の製品では、スタックメモリを省いて低コスト化ができる。

　グラフィクスの場合は、容量よりも帯域なので、2.5Dまたは3Dで、できるだけ高速なビデオメモリを載せる方向だろう。HPC(High Performance Computing)は広帯域かつ大容量が必要なので、スタックしたメモリキューブをI/Oチップで制御して、それをプロセッサに接続。それと平行してキャッシュをスタックするといった方式だろうか。

　いずれにせよ、今年(2012年)から来年(2013年)にかけては、こうした次世代メモリ技術の姿がどんどん明瞭となり、メモリ技術の分岐点が見えて来ると推測できる。それが揃わないと、CPUやGPUの並列コアによる高パフォーマンス化は、絵に描いた餅に終わってしまう。メモリバインドのアプリケーションに対しては、どんどん弱くなり、パフォーマンスを発揮できなくなるからだ。

　ただし、こうした議論も、DRAMという技術が継続する間の話だ。DRAMに限界が来つつあり、次世代メモリへの交替の時期がひしひしと迫っている。STT-RAM、ReRAM、PCRAMといった次世代メモリが、どのように、どの層に浸透して来るかによって、ポストDRAM時代のメモリ階層の姿は変わってくる。次世代メモリは、いずれも不揮発性で、ロジック回路との相性がよい技術が多いため、メモリ階層を大きく変える可能性を秘めている。