後藤弘茂のWeekly海外ニュース
AMDとNVIDIAの次期GPUから始まるメモリの技術改革
（2015/4/21 12:48）
AMDとNVIDIAがどちらもHBM(High Bandwidth Memory)採用へ走る
GPUの技術革新の次の大きなステップは、メモリ帯域となる。GPUでは、汎用コンピューティングの領域で、より広いメモリ帯域が求められている。メモリ帯域は、現在のプロセッサの最大のボトルネックとなっており、新メモリ技術の登場が求められている。GPUでは、次世代広帯域DRAM技術「HBM(High Bandwidth Memory)」が秒読み状態に入っており、ついにブレイクスルーが訪れる。ただし、HBMの採用のタイミングはGPUベンダーによって異なる。そのため、HBMのスペックやメモリ帯域も異なって来るとみられる。
HBMの謳い文句は1TB/secのメモリ帯域だ。しかし、このメモリ帯域を実現するためには条件がある。第2世代の「HBM2」で、4ダイを積層した4HiスタックのHBMを、4モジュール使った場合だ。HBMは1スタック当たり1,024-bit幅のメモリインターフェイスであるため、4スタックの4,096-bit幅インターフェイスを2Gbps/pinのデータ転送レートで駆動した場合に、1TB/secのメモリ帯域に到達できる。
PDF版はこちら
今年(2015年)第1四半期から本格量産されているHBMは、第1世代の「HBM1」で、データ転送レートは現在の製品スペックで1Gbps、4個のHBMスタックを使っても、メモリ帯域は512GB/secで、1TB/secの半分だ。GPU向けには1.25Gbpsのスタックも提供されるとみられるが、それでも、メモリ帯域は640GB/secで、まだ1TB/secには届かない。これが、来年(2016年)の製品に搭載できる第2世代の「HMB2」になると、最高転送レートは2Gbps以上に上がる。そのため、1TB/secは、HBM2まで待たなければならない。
メモリ搭載量やECC機能にも影響
HBM1とHBM2の違いは、GPUカードに搭載できるメモリ量の違いにも反映される。現在供給可能なHBM1はSK hynixの製品で、DRAMダイの容量は2G-bit、4枚のDRAMダイを使う4 Hiスタックの容量は1GBとなる。そのまま使うなら、4個のHBMスタックを使ってもGPUカードに搭載できるメモリ容量は4GBにしかならない。最初は8枚のDRAMダイを積層する8 Hiスタックは提供されないため、4GBが上限となる。
PDF版はこちら
それに対してHBM2では、8G-bitまでの容量のDRAMダイの製品が登場する。4 Hiスタックの容量は4GBとなる。4個のHBMスタックを使うGPUは16GBまでのメモリを搭載できるようになる。8Hiスタックを使う場合は32GBが最高となる。GPUがその領域を伸ばしつつあるHPC(High Performance Computing)市場では、大容量メモリが求められているため、HBM2の容量は重要となる。
加えてECCがある。HBMではオンダイ(On-Die)ECCが採用される。1個のDRAMデバイス中のそれぞれのメモリバンクのロウ毎にECCビットが実装される。そのため、従来のDIMMモジュール単位でのECCと異なり、DRAMデバイス自体でのサポートが必要となる。
ECC自体はHBMの世代に関わらないスペックだ。しかし、最初の量産世代のHBMではECCが実装されていないとみられる。ECCは今後のHBMでの実装となると見られる。ちなみに、従来のDIMMと異なり、HBMではECC版と非ECC版でDRAMのインターフェイス自体は変わらない。ECCは完全にオンダイで行なわれる。
AMDはPirate Islandsから、NVIDIAはPascalからHBMへ
AMDは今年(2015年)のGPUファミリ「Pirate Islands(パイレーツアイランズ)」から、HBMを採用すると見られている。少なくとも、ミッドレンジ以上のPirate IslandsはHBMを使うと言われている。このスケジュールは、HBM1の量産スケジュールと合致している。HBMで先陣を切るSK hynixは、HBM1製品の量産を今年(2015年)第1四半期から開始するとアナウンスして来たからだ。
一方で、NVIDIAは次世代GPUアーキテクチャ「Pascal(パスカル)」からHBMを採用することを明かしている。こちらは、メモリ帯域が1TB/secと、現在のGDDR5ベースのGPUの3倍になるとアナウンスしている。NVIDIA関係者も、Pascalが採用するのはHBM2世代だと明言する。
そのため、同じHBMでも、AMDはPirate IslandsでHBM1を、NVIDIAはPascalでHBM2を採用と、分かれた可能性が高い。言い換えれば、AMDはHBM1を使うことでHBMを先んじて採用することを重視し、NVIDIAはHBM2にすることで帯域や容量、ECCなどの成熟を待つことにしたと見られる。もちろん、AMDも来年(2016年)にはHBM2に移行するはずで、その段階では両社のスペックはほぼ揃うだろう。HBMを急ぐかどうかの判断が分かれた可能性が高い。
AMDがHBM1をPirate Islandsファミリの「Radeon R9 390」に4個の4HiスタックのHBM1を採用するとしたら、メモリ帯域は現在のGDDR5の2倍程度となる。HBM1は、SK hynixの製品カタログ上(パーツナンバー「H5VR8GESM4R-20C」)では1Gbpsとなっている。しかし、Pirate Islandsは、1.25Gbpsと言われており、違いがあるが、選別すれば1.25Gbpsは到達できるだろう。HBM2も、同様に2Gbps以上のバージョンが登場すると言われている。
下はハイエンドメモリの帯域と転送レートのチャートだ。現在のGPUは、GDDR5インターフェイスを512-bit幅で5Gbps程度で駆動するか、384-bit幅で7Gbpsの高転送レートで駆動するといった選択をしている。メモリ帯域は300GB/sec台だ。HBM1ではそれが512～640GB/secに倍増し、HBM2では1TB/secへと3倍増する。
PDF版はこちら
8チャネルのメモリインターフェイスを1モジュールに統合
HBMはThrough Silicon Via(TSV)技術によるダイスタッキングを前提としたメモリ規格だ。「2.5D」スタッキングを意識した技術で、GPUやHPC、ネットワーク製品など広帯域を必要とする市場にフォーカスしている。TSVスタックドメモリの3Dソリューションでは、GPUやCPUに直接DRAMを積層するが、2.5DではTSVインタポーザを使って接続する。GPUも、2.5D方式でHBMを使う。その利点は2つで、CPUやGPUにTSV技術を使わなくて済むことと、GPU/CPU/SoCの熱を、熱に弱いDRAMを通して廃熱しなくても済むこと。
PDF版はこちら
HBMのデータバスは1,024-bit(x1024)で、HBMのメモリスタックは、基本は4個のDRAMを積層する。現在のSK hynixの仕様では、4スタック以上でなければ最大帯域は得られない。SK hynixでは8-HiスタックのHBMも計画している。こちらは2ランク(1チャネルに2ダイ)となる予定だ。
1,024-bitのバスは、8つのチャネルに分割されており、各チャネルは独立して動作できる。つまり、1つのHBMインターフェイスは、8メモリチャネルのDRAMインターフェイスとして動作する。各チャネルは、それぞれ128 I/Oで1ダイにつき2チャネルであるため、256-bit(x256)のI/Oとなる。各チャネルにつき、2G-bitのメモリ容量で、独立した8メモリバンク(16サブバンク)で構成される。SK hynixの2G-bit品の場合は各ダイにつき16バンク構成となる。
HBMスタックのボトムには、ベースロジックダイが配置されている。JEDECの仕様では、ベースロジックダイはDRAMベンダーが選択できるオプションとなっている。しかし、現実的な実装としては、2.5Dのスタックではロジックダイが必要だという。
2G-bitチップのHBM1で大容量化する
HBM1の問題の1つはメモリ容量だ。GPUにつき4GBでは、次世代ハイエンドGPUとしては貧弱だ。そのため、AMDは最初のHBM採用GPUでは、デュアルリンクインターポージングと呼ぶ技術を使ってメモリ容量を倍増すると言われている。
HBMの仕様では、既に説明したように、8Hiでは2ランク構成でメモリチャネルを分岐させてサポートする。8Hiスタックでは、2ランクを1個のスタックの中で実現する。AMDはインタポーザ側で2ランクに分ける方式を使うことができる可能性がある。そうすれば、倍容量のサポートは可能だ。
現状でのHBMの課題はコストだ。TSVのイールド、超幅広インターフェイスのバンプのイールド、そして複数ダイを積層したスタックのイールド。これらのイールドをいかに高く持って行くか。さらに、コスト増要因となるTSVインタポーザを、いかに量産効果で低コストに持って行くかが課題となっている。