■後藤弘茂のWeekly海外ニュース■ 2010年代のIntel CPU「Ivy Bridge」と「Haswell」

●Nehalemを小幅に改良したWestmere

　Intelのメインストリームx86 CPUは1年サイクルの進化を続けて行く。今年(2008年)第4四半期に「Intel Core i7」ブランドがつけられた次期マイクロアーキテクチャの「Nehalem(ネハーレン)」、2010年の前半に32nmプロセスの「Westmere(ウエストミア)」が来る。そして、おそらく2010年中に新マイクロアーキテクチャの「Sandy Bridge(サンディブリッジ)」、2011年に「Ivy Bridge(アイヴィブリッジ)」と続く。ここまでは、約2年置きにマイクロアーキテクチャチェンジ、その中間に2年置きのプロセスチェンジが挟まるという「チックタック(Tick Tock)」モデルで進む。

　しかし、次のマイクロアーキテクチャチェンジとなる22nmプロセスの「Haswell(ハスウェル)」へのバトンタッチは、順調には行かないかもしれない。Bridgeファミリは、2世代ではなく3世代に渡る可能性があると言われているからだ。もしそうだとすれば、その理由はプロセス移行の困難にある可能性が高い。

　Intelは、今週サンフランシスコで開催する開発者向けカンファレンス「Intel Developer Forum(IDF)」で、Nehalemシステムについてさらに情報を公開する。45nmのNehalemに続くのは2010年前半に登場する、32nmプロセスのWestmereだ。Westmereのポイントは、ネイティブ6コアCPUであること。ただし、マイクロアーキテクチャの基本はNehalemのマイナー拡張であり、CPUソケットもNehalem互換で、TDPレンジもNehalem世代と同じ最大130Wとされている。

　ハードウェア上の違いは、L3キャッシュがクアッドコアNehalemの8MBから12MBに拡張され、メモリサポートが高速版のDDR3-1600と低電圧(1.35V)版DDR3へと拡大されること。命令セットでは、暗号化アクセラレーションを支援する新命令「AES-NI」が加わることが明らかにされている。また、バーチャルマシン切り替えをより高速化する他、セキュリティスタック「LT(LaGrande Technology)-SX」がサポートされる。だが、Nehalemからの改良の幅は小さい。

Nehalemファミリの内部構成 ※PDF版はこちら

●命令フォーマットの転換点となるSandy Bridge

　Westmereに続くのは、同じ32nmだがマイクロアーキテクチャが一新されるSandy Bridge。NehalemとWestmereは、Pentium Pro(P6)/Pentium 4(NetBurst)を開発したIntelのオレゴン州ヒルズボロの開発チームが担当している。対して、Sandy BridgeはIntelイスラエルのハイファの開発チームが担当した。イスラエルチームは、Pentium M/Core/Core MAを担当したチームだ。そのため、Sandy Bridgeの基本アーキテクチャは、Core 2系(Core Microarchitecture)と大きくは変わらないと言われている。

　現在判明しているSandy Bridgeのポイントは3つ。1つは、256-bit長のSIMD演算を含む新命令「Intel Advanced Vector Extensions (Intel AVX)」を実装すること。2つめは、CPUコアをスケーラブルに増やすことができるように、CPU内部バスが改良されること。3つめは、幅広いターボモードが実装されること。

　Intel AVXは、SSE系に続く新たな命令拡張というだけではない。命令フォーマットを大きく変える。命令フォーマットを再定義して、より命令デコードをしやすいフォーマットに転換する。それによって、x86 CPUの最大の弱点である命令デコードの効率を改良する。また、レジスタ効率のいい3オペランドフォーマットも採用する。Intelは、SSE系命令もAVXにマップすることで、SSEからAVXへと移行できるようにする。つまり、Sandy BridgeはCPUの根幹である命令フォーマットの転換点となるCPUだ。

CPUアーキテクチャの方向と命令セット ※PDF版はこちら

　Sandy Bridgeでは8CPUコアがパフォーマンスCPUの標準となり、CPUコア数の増減を容易にするため内部バスが、現在のクロスバスイッチからリングバスへと変更されると言われる。Intel CPUでは、Larrabeeが片方向512-bit幅で双方向のリングバスを実装している。

　ターボモードは、モバイル向けCPUでは、45nm版Core 2 Duo(Penryn:ペンリン)から導入された。Nehalemでは、4個のCPUコアのそれぞれの稼働状態に応じてCPUコアの周波数を制御する。アクティブなCPUコアが4個、3個、2個、1個のそれぞれのケースで、CPUコアの動作周波数を変え、SKUによっては最大3グレードまで動作周波数をアップする。Sandy Bridgeはさらに進んで、環境温度の変化やマザーボードや冷却機構などCPUの周囲のプラットフォームの温度が変化なども利用してターボすると予想される。下がSandy Bridge(SNB)のターボモード一覧のスライドだ。

Core Micro architecture Design Anecdotes

●ヒルズボロの次の次のアーキテクチャがHaswell

　Sandy Bridgeは、もともと「Gesher(ゲッシャ)」というヘブライ語のコードネームがつけられていた。Intelがイスラム圏への政治的な配慮から、ヘブライ語名を排除することになり、改名された。Gesherは、ヘブライ語で「橋(Bridge)」を意味しており、内部バスアーキテクチャの変更を表していたと推測される。Sandy Bridge系マイクロアーキテクチャのCPUのコードネームには、いずれもBridgeが付けられている。

　Sandy Bridgeに続くのはIvy Bridgeだ。WestmereがNehalemの微細化&マイナー拡張版であるのと同様に、Ivy BridgeもSandy Bridgeからの比較的マイナーな改良版となると予想されている。Bridgeシリーズの後には、Haswellが来る。

　Haswellは、Pentium 4/Nehalemを産んだヒルズボロチームの次々々世代マイクロアーキテクチャだ。Haswellについては、まだほとんど概要が明らかになっていない。しかし、Core MAを継承したNehalemとは異なり、マイクロアーキテクチャが完全に一新される可能性があると言われている。製造プロセスは22nmだ。

　疑問は、BridgeからHaswellへの移行にある。ある情報筋は、Ivy BridgeからHaswellへと、これまで同様にチックタックで1年で移行するという。しかし、それとは別に、Haswellへの移行には1世代多くかかり、合計3世代のBridgeがあるという情報もある。その場合、Haswellへの移行は1年ずれる可能性が高い。チックタックモデルが崩れることになる。

　リズムが崩れる原因として第一に考えられるのは、プロセス微細化のペースが遅くなることだ。Intelは32nmから2年後に22nmプロセスで量産を行なうとしている。しかし、半導体業界では、22nmプロセスへの移行にはもっと時間がかかるという意見も多い。22nmは技術的なハードルが高く、移行に時間がかかる可能性が高いからだ。

　実際、半導体業界のロードマップの「International Technology Roadmap for Semiconductors (ITRS)」では、各世代の移行に3年かかると見積もっている。ただし、Intelは、これまでは常にITRSロードマップに先んじて、プロセスの微細化を続けてきた。だが、次第にプロセス移行のハードルが高くなっているのも確かだ。

●だんだんハードルが高くなるプロセス移行

　22nmの最大の壁は露光技術(リソグラフィ)だ。現在、半導体業界はArF露光技術を、液浸や液浸二重露光といったトリッキーな技法で延命して使いつつある。本来は、波長が193nmのArF露光では、45から32nm以下のプロセスは対応ができないとされていたが、液浸により屈折率を変えることで延命した。45nmでは従来のドライ露光を採用したIntelも32nmでは液浸を使う。

　元々、この世代では波長が13.5nmと短い極紫外線を使うEUV露光を使う予定だった。EUVなら10nm台のプロセスまで対応できるが、開発は難航した。最近の動向では、量産システム導入は22nmプロセス前後だと言われている。Intelの22nmが、開発が難しいEUV露光に依存しているとしたら(もう1つの選択肢は高屈折率液浸)、スケジュール上の不確定要素が残っている可能性がある。

　また、EUVを導入できたとしても問題が残る。それは、EUV世代では露光機器のコストが、従来の機器より跳ね上がってしまうことだ。そのため、半導体製造工場自体のコストが上がって、チップの製造コストが上がってしまう。そうすると、プロセスを微細化してもコスト面での利点が少なくなり、プロセスを移行する意味が薄くなる可能性が出てくる。

　こうした状況から、まず、32nmから22nmへの移行が1年程度遅れる可能性が考えられる。だとしたら、Haswellまでの間に、Bridgeファミリがもう1 CPU挟まるのも不思議ではない。例えば、32nmプロセス技術を延命して、若干シュリンクした28nmや25nmといった中間ノードのプロセスで、中継ぎ世代のBridge CPUを製造するといった可能性も考えられる。また、コスト面から、両プロセスを平行するといった対応も考えられる。

　プロセス移行の困難が大きくなり、コストが上がるという問題は22nmプロセスに限ったものではなく、今後もつきまとう。あるIntel関係者は「これは頭の痛い問題で、その解決のために、Fab(工場)のコスト構造を根本から見直すことになった。また、Fabをより大きくする方向へも向かっている。昔は、メガFabと呼んでいたが、今建設中のFabはギガFabで、量産効果で償却を狙う。もう1つはウェハの大型化で、これも同じ狙いだ」と語っていた。

　Intelが現在建設しているFabは、いずれも床面積が極めて大きい。さらに、Intelは現在300mmのウェハを450mmへと大型化する。1枚のウェハを大きくすることで、1チップ当たりのコストを下げて、製造装置のコスト増を抑える。そうした対応策を取るとしても、コスト面でこれまでのような利を得るのは難しくなる。半導体業界では、長期的に、こうした問題を根本から変革する手法も研究されている。例えば、自己組織化による、露光装置を使わない半導体製造手法などだが、まだ先行きは不鮮明だ。

CPUアーキテクチャサイクル ※PDF版はこちら

□関連記事
【3月26日】【海外】32nmプロセスの「Westmere」は6コアに
http://pc.watch.impress.co.jp/docs/2008/0326/kaigai428.htm
【4月10日】【海外】なぜIntelはSandy Bridgeに「AVX」を実装するのか
http://pc.watch.impress.co.jp/docs/2008/0410/kaigai435.htm
【6月2日】【海外】ソケット数の制約から脱却するNehalem世代のIntel CPU
http://pc.watch.impress.co.jp/docs/2008/0602/kaigai442.htm

□バックナンバー

(2008年8月18日)

[Reported by 後藤 弘茂(Hiroshige Goto)]