ウォルター・F・ラング博士

4月15日(日本時間)　発表

　米IBMとシンガポールの半導体ファウンダリChartered Semiconductor Manufacturing、Samsung、AMDらは15日(日本時間)、「High-Kメタルゲート」(高誘電率ゲート絶縁膜)を導入した32nmプロセスの評価キットが利用可能になったと発表した。

　同アライアンスは2007年1月にHigh-Kメタルゲートの技術を発表し、同年12月に32nmプロセスとHigh-Kメタルゲートで製造されたバルクおよびSRAMの試作に成功。そして今回、半導体メーカーにテクノロジー・デザインの評価キットを提供開始。2008年後半からクライアント各社に試作品が渡される。

　同日に都内で開かれた記者説明会では、Charteredのウォルター・F・ラング博士が挨拶。同氏はまず、同社がIBMやSamsung、AMD、Infineon、ST Micro、Freescale、東芝などと取り組んでいる半導体の共同開発について説明した。

　同氏によれば、130nmプロセスまでは伝統的なスケーリングによる性能向上が図られてきたが、90nm以降ではイノベーションが必要になったことを指摘。それに伴いプロセス技術の開発にコストがかさむようになったとした。

　そこで同社は、他社と技術アライアンスを展開し、設計リソース(デザインキットやライブラリ)などを共有/共通化することで、プロセス技術の開発にかかるコストを削減。特に、研究開発段階においてはIBMがリーダーシップを発揮し、製造段階においては世界各地にあるファウンダリ各社に分散させることで、リスクとコストの削減に成功したと話した。

プロセス技術開発のアライアンスを組んだ目的	IBMが開発したプロセス技術を、世界各地のファウンダリで製造

　新しい技術であるHigh-Kメタルゲートについては「シンプルでありながらスケーラブルな技術」であると主張。同社は、45nmプロセスまでは絶縁膜にSiO2を用いてきたが、これをHigh-Kとハフニウム系メタルゲートに変更。従来と同じ製造手法でありながら、性能を最大35%向上させ、消費電力を最大50%削減可能だとした。

High-Kメタルゲートはシンプルでありながらプロセス微細化において有効な手法	SiO2ゲート酸化膜は薄さに限度があるため32nmプロセスへの適用が難しい	早期導入を希望するクライアント各社にシャトルプログラムを実施

●高速性と低電力を両立

アン・スティーゲン博士

　続いて、IBMのアン・スティーゲン博士が、High-Kメタルゲートのメリットについて説明。同氏は、半導体業界ではこれまで、プロセスの進歩によって25%の性能向上が必要だとされてきたが、32nmプロセスでは従来の45nmや65nmプロセスに増して、性能向上の実現が難しいという。それは従来絶縁膜に使用されてきたSiO2膜が、32nmでは原子数個分までに薄くなり、リーク電流が増大するという問題を抱えているためだという。

　そこで、新たに開発したHigh-Kメタルゲートを採用することにより、トランジスタレベルではリーク電流が約100分の1以下に減少し、pFETとnFETの性能がそれぞれ54%、32%向上したというテスト結果が得られた。

　より複雑なサーキット(回路)レベルのテストにおいても、ゲート遅延を40%、リーク電流を10分の1に減少できるという。さらに、試作したSRAMテストにおいても、SRAM内部の部位ごとの電圧のばらつきを40%低減することができ、低電力で高速駆動が可能なSRAMを実証したという。

トランジスタレベルではリーク電流が100分の1以下に減少し、pFETとnFET性能が54%/37%向上	サーキットレベルにおいてもゲート遅延とリーク電流を改善	SRAM試作では駆動可能な電圧のばらつきを低減

　消費電力のベンチマークにおいても、45nmローパワー(1.1V駆動)の製品と比較して、0.95V駆動時で速度が18%向上し、消費電力が45%減少、1V駆動時で速度が24%向上し、消費電力が40%低減するという結果が得られた。同氏は、「これは携帯電話などのデバイスに適用されたとき、バッテリの駆動時間を増やしつつ性能向上が可能になることを意味する」と語った。

　早期利用を希望するユーザー向けに、プロトタイプ試作用のシャトルプログラムを実施しており、32nmプロセスとHigh-Kメタルゲートの評価キットは既に4月4日に提供開始済み。最初のシャトルのテープ渡しは2008年9月30日(既に予約分で完了)、2回目のシャトルテープ渡しは12月15日を予定している。

45nmローパワー品と比較してさらに消費電力を削減しつつ、高性能を実現した	32nmプロセスとHigh-Kメタルゲートのロードマップ

　発表会後の質疑応答で、45nmプロセスへのHigh-Kメタルゲート適用の有無について質問したところ、アン氏は「既存の45nmプロセスは十分競争力があるものだと判断しており、High-Kメタルゲートの適用は32nmからが最適だと判断している。今後、リスク回避のために45nmプロセスへ適用するかもしれないが、現段階では検討していない」と答えた。

□Chartered Semiconductor Manufacturingのホームページ(英文)
http://www.charteredsemi.com/
□ニュースリリース(英文)
http://www.charteredsemi.com/media/corp/2008n/20080414.asp
□IBMのホームページ(英文)
http://www.ibm.com/
□ニュースリリース(和文)
http://www.ibm.com/jp/press/2008/04/1501.html
□関連記事
【3月5日】【CeBIT】AMD、45nmプロセスで製造されたPhenomを初公開
http://pc.watch.impress.co.jp/docs/2008/0305/cebit04.htm
【2007年12月18日】IBMと東芝、32nm世代のバルクCMOSプロセスの共同開発に合意
http://pc.watch.impress.co.jp/docs/2007/1218/ibmtoshiba.htm
【2007年1月29日】IBM、AMD・ソニー・東芝とHigh-k金属ゲート採用のトランジスタ技術を開発
http://pc.watch.impress.co.jp/docs/2007/0129/ibm.htm
【2007年1月29日】Intel、45nmプロセスの次期CPU「Penryn」の試作に成功
http://pc.watch.impress.co.jp/docs/2007/0129/intel.htm

(2008年4月15日)

[Reported by ryu@impress.co.jp]