後藤弘茂のWeekly海外ニュース

3.2Gbpsを狙う次々世代メモリ「DDR4」




●JEDECはDDR4メモリの策定中

 次世代メモリの流れが見えてきた。DRAMの標準規格を策定するJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)は、次期メインストリームメモリ「DDR4」のロードマップを公式に明らかにした。DDR4はピン当たり転送レートで1.8Gbpsから3.2Gbpsをカバーし、2009年にサンプル、2010から2011年の立ち上げを目指す。DDR3までのDRAMインターフェイスと同様にシングルエンデッドのシグナリング技術を継承しながら倍速化を行なう。

 だが、その一方で、伝送技術を一新した次世代DRAM「NGM(Next Generation Memory)」の策定も行なわれている。NGM Diff(Differential Signaling)では、ディファレンシャル方式のシグナリング技術の採用で最高6.4Gbpsのピン当たり転送レートを達成する。

 マルチコア化によって急速なメモリ帯域の拡張が必要となったCPUメーカーは、DDR4とNGM Diffの両技術の動向に強い関心を寄せている。ちなみに、NGM Diffがターゲットとするパフォーマンスレンジは、Cell Broadband Engine(Cell B.E.)に採用されたRambusのXDR DRAMと同じ。NGM Diffは、XDR DRAM対抗と言うこともできる。だが、XDR DRAMも、PLAYSTATION 3(PS3)以外の有力な顧客をつかんだようだ。

 JEDECのメモリモジュールでは、DDR3世代で2つのクエスチョンが出ている。1つは、サーバーでの「Fully Buffered DIMM(FB-DIMM)」から「Registered DIMM(RDIMM)」への揺り戻し。もう1つは、デスクトップPCでの「Unbuffered DIMM」からRegistered DIMMへの移行の可能性。JEDECのBill Gervasi(ビル・ジャヴァーシ)氏(Vice President, Engineering, USModular/Chairman, JEDEC JC-45.3)は、7月22から24日にSan Joseで開催されたメモリとストレージ技術のカンファレンス「MEMCON07 San Jose」で、DDR4を含めたロードマップと、DDR3世代でのモジュールの複雑な状況を説明した。

●最小限の変更で2倍の転送レートを実現するアプローチ

JEDECによるメモリロードマップ(※別ウィンドウで開きます)

 上が、MEMCON07 San JoseでJEDECが明らかにした規格化のロードマップだ。JEDECのGervasi氏は、MEMCONのセッションで次のように説明した。

 「DDR3ではピン当たり1,600Mbpsを達成つつあり、次のDDR4ではピン当たり3.2Gbpsへと向かう。我々の規格化のカギは、(DRAM世代の移行の)各ステップ毎に、次のパフォーマンスレベルを達成するために必要な変更が、最小限の実装で済むようにしていることだ。この進化的なプロセスは非常に重要だ。これまでのDDR3までの移行では、進化的なプロセスがうまく働いた。DDR4でも、そのように計画している」

 基本的にはSDRAM以降、DDR、DDR2、DDR3と、世代毎に転送レートを倍々に引き上げてきたこれまでの流れを継続する。ちなみに、AMDのDDR2-1066と、Intelが示唆し始めたDDR3の2,133Mbpsは、このチャートには反映されていない。JEDECの本来のロードマップからはみ出す形での規格や提案だからだろう。

 このロードマップは、今年5月に開催されたMicrosoftのハードウェア開発者向けカンファレンス「WinHEC」で、Samsung Semiconductorが示したロードマップと同じだ。

Samsungが示したロードマップ

 スケジュール的には下の図のように2009年にサンプルチップを目指す。製品としての立ち上げは2010から2011年のフェイズだ。スケジュール的には、DDR3とほぼ3年のタイムラグで進行しており、従来の3〜4年でメモリ規格が交代するサイクルが踏襲される。

DDR Family Timelines(※別ウィンドウで開きます)

 JEDECのMian Quddus氏(Director of Technology Enabling, Samsung Semiconductor/Chairman of the JEDEC Board of Directors, JEDEC)が今年3月のMEMCONで行なったプレゼンテーションでも、ほぼ似たようなチャートが示された。ただし、こちらはDDR3からDDR4への移行が、やや後ろへずれている。

規格作業から量産までの流れ
(※別ウィンドウで開きます)

●進化的アプローチにこだわるJEDEC

 Gervasi氏の説明の通り、JEDECの規格化するDRAMは、過去10年以上、進化的アプローチで策定されて来た。各世代毎の技術上の変更を最小に止めることで、移行を容易するのがJEDECのポリシーだ。そのため、DDR4でも、高速化が難しいシングルエンデッド信号方式を使うという。エラーコレクションデータパケットなど、新技術要素を加えることで、パフォーマンスと信頼性の向上を図るという。

 JEDECが進化的アプローチにこだわる理由の1つは、互換設計の容易さだ。チップセットやCPUに実装するホスト側のDRAMインターフェイスが、新DRAM規格だけでなく、従来のDRAM規格もサポートしやすいようにしている。互換設計が難しいと、チップセットやCPUを作る側のリスクは大きい。新DRAMしか使えない設計にすると、新DRAMが普及しなかった場合、対応するCPUやチップセットも普及できないからだ。同じことはシステムレベルでも言える。

 しかし、こうした進化的アプローチは、DRAMインターフェイスの高速化の足かせにもなっている。革新的な技術を導入すれば、DRAMインターフェイスを高速化できるからだ。Rambusの開発するDRAMのピン当たり転送レートが、常にJEDECのメインストリームDRAMを上回るのはそのためだ。しかし、JEDECは、少なくとも“メインストリームメモリを目指して策定するDRAM”については、2010年以降も進化的アプローチを継続することを明確にした。

●7年先の市場予測を行なってDRAM規格を策定

 JEDECでは規格化をスタートしてからサンプルまで通常3年、市場導入までは4〜5年をかけるため、DDR4はすでに規格化の作業に入っている。

 「実際にユーザーが必要とする時に(新メモリを)入手できるように、我々は前もって約4〜5年前から作業を行っている。JEDECとしては、7年後の将来の市場を予測して規格化をスタートしている」(Gervasi氏)

7年後の市場の動向を見越し、最小限の変更で目的を達成
(※別ウィンドウで開きます)

 新DRAM規格の開発には時間がかかるため、JEDECは7年後の市場ニーズを見越して規格を策定しなければならない。しかし、7年という長期の予測は、時として実際の市場との乖離を生む。DDR3のケースがそれだとGervasi氏は説明する。

 「7年の長期予測を立てることができる企業は多くないだろう。JEDECも時にミスをする。DDR3の規格化をスタートした時点で、我々は目標とするパフォーマンスゴールを達成するためには、1チャネルに1スロットだけにしなければならないと考えていた。

 しかし、不運なことに、3年後にOEMメーカーが突然気がついてこう言い出した「何だって、それは我々が1スロットを失うという意味なのか。どうやってメモリを増設するのか。システム予測を組み直して欲しい」と。そして、1チャネルにつき2スロットにするだけでなく「システムのメモリ容量を大きくするために、スロット当たり最大4ランク(rank)にして欲しい」と要望された。この逆行のために、かなりの影響が出ている」

DDR3は1チャネル2スロットに変更された
(※別ウィンドウで開きます)

●DDR3のスペック変更で影響が出始めたメモリモジュール

 JEDECが2003年に、最初に対外的にDDR3の概要を明らかにした時は、1チャネルに1スロットで、スロット当たり2ランクの計画だった。いわゆる「ポイントツー2ポイント」のアプローチだ。スロットを1つに限定することで、バスのスタブ(分岐)からの反射による信号の品質の劣化を抑えることができる。当初の説明では、そのために、DDR3の転送レートでは、スロット数を削減する必要があるとされていた。

 しかし、2年後の2005年5月のCOMPUTEX時にVIA Technologiesが開催した「VIA Technology Forum 2005」で、JEDECは「DDR3に対する新しい要求は、フィールドアップグレードできる2スロットになった」と説明した。

 その裏には、こうしたJEDECの読み違いがあったわけだ。もちろん、その読み違えの要因の1つが、x86系CPUの64-bit拡張であることは言うまでもない。せっかくCPUアーキテクチャ上のメモリ拡張の制約が緩む時に、DRAM側でシステムのメモリ搭載量とアップグレード性が制約されるのは問題だとシステムメーカーが考えたとしても不思議はない。

 DDR3のこの変更によって、もっとも影響を受けるのは、メモリモジュールだ。Gervasi氏は、そのために、デスクトップPCにはRegistered DIMMが浸透する可能性があり、サーバーではFB-DIMMが縮小していくと説明する。次回はこうしたメモリモジュールの動向をレポートしたい。

□関連記事
【5月24日】【海外】AMD初のモバイル専用CPU「Griffin」の正体
http://pc.watch.impress.co.jp/docs/2007/0524/kaigai361.htm
【2006年12月1日】【海外】メモリアクセス粒度が課題となるG80時代のGPUメモリ
http://pc.watch.impress.co.jp/docs/2006/1201/kaigai322.htm

バックナンバー

(2007年8月6日)

[Reported by 後藤 弘茂(Hiroshige Goto)]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp ご質問に対して、個別にご回答はいたしません

Copyright (c) 2007 Impress Watch Corporation, an Impress Group company. All rights reserved.