Intel、45nmプロセス以降のCPUはすべて鉛フリーに
5月22日(現地時間) 発表
米Intelは22日(現地時間)、High-kとメタルゲートを採用した45nmプロセス以降の技術で製造されるプロセッサ、および65nmで製造されるチップセットにおいて、鉛を完全に除去すると発表した。 インテルは過去40年間、環境に配慮した製造方法を研究開発しており、2004年からは鉛の使用量を前世代製品から95%削減したCPUとチップセットを出荷していたが、シリコンダイとパッケージ基板の第一次接合に使う突起電極に鉛(約0.02g)が使用されていた。 2007年後半に投入予定のCore 2 Quad/Duo、およびXeon(コードネーム:Penryn)では、この代替材料として、錫-銀-銅の合金を使用し、摂氏220度以上の高温で溶接することで、鉛フリーを実現した。 45nmプロセスのプロセッサはまず、2007年後半に米国オレゴン州にあるD1D、アリゾナ州にあるFab32で製造され、2008年前半にはイスラエルにあるFab 28、2008年後半にはニューメキシコ州にあるFab 11Xで展開する。
●45nmプロセスは史上最大の革新
24日に都内で開かれた記者説明会では、来日した米国本社 フェロー 兼 技術製造統括本部 技術戦略担当ディレクター パオロ・A・ガージニ氏が、45nmプロセスで使われている新技術などについて説明した。 同氏は、45nmプロセスは「トランジスタ史上最大の革新」であると表現。その理由として、新たに用いるハフニウム系のHigh-k素材とメタルゲートの採用によるリーク電流の低減とスイッチング速度の向上を挙げた。 これまで過去の40年間、ゲート絶縁膜の材料には二酸化シリコン(SiO2)が用いられてきた。しかし、90nm世帯以降この膜の厚さが1.2nmと、分子約4個分の薄さまでに達し、頭打ちとなっていた。このためリーク電流が増加し、消費電力が多くなっていた。
45nmで採用されるHigh-kの絶縁膜は、厚さ3.0nmと従来の約3倍の厚みでありながらも、メタルゲートとの組み合わせにより、ソースドレインのリーク電流を従来の5分の1に、絶縁膜のリーク電流を従来の10分の1に抑えられる。また、トランジスタのスイッチングの消費電力も30%削減され、スイッチングスピードが20%以上向上するという。 現行の65nmプロセスの製品と比較して、同等のリーク電流では約20%以上のトランジスタ性能を達成でき、同等のトランジスタ性能であれば5分の1以下にリーク電流を抑えられるという。同氏は「これらにより、45nmプロセスで製造されるPenrynでは高い性能を、Silverthorneでは超低消費電力を実現している」と説明した。 また、製造関連については、露光技術はこれまで65nmでも利用されていた波長193nmドライ露光や、リーク電流を抑えられる「Dummy devices」、露光の際にトランジスタの直角部分を正確に描くことで無駄な電力消費を抑える「Alternating Phase Shift Masks」を採用。液浸露光については32nmプロセス以降で採用するとした。
今後の展望としては、同軸ケーブル状のトランジスタと、トランジスタ周囲を3面のゲートで囲むことによりリーク電流を小さくするトライゲートの採用などを挙げた。 □Intelのホームページ(英文) (2007年5月24日) [Reported by ryu@impress.co.jp]
【PC Watchホームページ】
|