最新ニュース
【11月30日】
【11月29日】
【11月28日】

【Watch記事検索】

Intel、45nmプロセスの次期CPU「Penryn」の詳細を公開

Penrynのダイ写真

3月29日(日本時間) 公開



 米Intelは29日(日本時間)、45nmプロセスで製造された次期CPU「Penryn(ペンリン)」ファミリの詳細を公開した。都内で開かれた電話会議では、Stephen L Smith氏(同社Vice President, Director, Digital Enterprise Group Operations)が同CPUの詳細について紹介した。

 Penrynは、現行のCore 2シリーズの後継となるCPU。現行のCore 2同様にCoreマイクロアーキテクチャをベースに、キャッシュ容量を6MB(デュアルコア時、以下同)に増やし、新命令セット「SSE4」を実装する。

 製造プロセスはx86 CPUとして初の45nmプロセスを採用。トランジスタ数は4億1,000万個で、ダイサイズは107平方mm。65nmプロセスのMeromと比較して面積が25%削減されており、製造歩留まりの向上を図った。

 また、ゲート絶縁膜にHigh-k+メタルゲートを採用し、トランジスタのスイッチング速度を約20%向上させつつ、スイッチングにかかる電力を30%削減できるという。この結果、3GHzを超える動作クロックを実現したという。

プロセスルールとPenrynのポジション Penrynの主な特徴

 Penrynファミリからは、Coreマイクロアーキテクチャのいくつかの拡張も行なう。

 1つ目は「Wide Dynamic Execution」の拡張で、「Radix 16」と呼ばれる技術を実装することにより、ディバイター速度を約2倍に高め、命令のデコードおよび実行にかかるクロックを削減し、浮動小数点および整数演算速度の向上を図る。また、ハードウェアの改良により、仮想マシンの性能が25%〜75%性能が向上するという。

 2つ目は「Advanced Smart Cache」の増強で、容量が従来の4MBから6MBとなり、50%増量されている。データを効率的にキャッシュに溜め込むことで性能の向上を図る。

 3つ目は「Smart Memory Access」で、メモリからL2キャッシュおよびL1キャッシュへのロードの手順を最適化することでレイテンシの削減を図るとともに、FSBの向上により転送速度を向上させる。

 4つ目は「SSE4」命令の実装で、デジタルメディアおよび3Dグラフィックスでの処理速度の向上を図る。また、「Super Shuffle Engine」を新たに実装し、SSEデータフォーマットの操作を最適化することで、実行にかかるレイテンシを削減。また、128bit長の命令を1クロックで実行可能。これらによりSSE2/3/4命令を従来の約2倍の速度で実行できるという。

 なお、SSE4については現在ソフトウェアベンダーと緊密に協力しており、コンパイラの最適化で対応をしていくという。

 最後となる5つ目の特徴は、モバイル向けの「Deep Power Down」と「Enhanced Dynamic Acceleration」の実装。前者は、コアクロック、内部PLL、L1キャッシュ、L2キャッシュをすべてOFFにすることによりアイドル時の消費電力を最小限に抑える機能で、バッテリ駆動時間の延長を図る。

 後者はシングルスレッドのアプリケーション実行時に、片方のコアをOFFにし、もう片方のコアをTDP範囲内でオーバークロックさせることでシングルスレッドの実行性能を向上させる機能で、モバイルPCでゲームの実行速度などを向上させる。

Penrynでの主な強化点は5つ 「Radix 16」によりディバイダー速度を高め、命令の実行速度を向上させる 「Super Shuffle Engine」の搭載によりSSE2/3/4命令の実行速度を向上
Deep Power Downによりアイドル時の消費電力をC4ステート時よりさらに削減させる Enhanced Dynamic Accelerationでは片方のコアがスリープ時にもう片方のコアをオーバークロックさせる

 Penrynファミリは、モバイル、デスクトップ、サーバーの3つの分野で展開される。それぞれのプラットフォームのキーポイントをまとめると下記のようになる。

Penrynファミリはモバイル、デスクトップ、サーバーの3つの分野で展開

モバイル
・6MBのL2キャッシュ
・Deep Power Down
・Enhanced Dynamic Acceleration

デスクトップ
・3GHz超の動作クロック
・クアッドコアで12MBのL2キャッシュ
・TDPはデュアルコアで65W、クアッドコアで95/130W

サーバー
・ソケット互換性
・FSBは最高1.6GHz
・TDPはデュアルコアで40/65/80W、クアッドコアで50/80/120W

 Penrynファミリは2007年第2四半期から出荷開始される見込み。ブランド名は引き続きCore 2を利用する。

●次々期「Nehalem(ネハーレン)」では仮想マルチスレッディングを再び有効に

 Intelは近年、2年ごとにプロセスを更新しており、45nmプロセス世代ではPenrynのほかにNehalemというプロセッサも2008年に予定している。

 Nehalemでは新しいマイクロアーキテクチャを採用し、32nmプロセスを採用するCPUのアーキテクチャのベースともなる。

 Nehalemは、同社としては初の、用途にあわせて構成を変更可能な(コンフィギュラブル)アーキテクチャを採用する。AMDの「ビルディングブロック」に似たアプローチで、異なる市場の要求にあわせて、構成を変えられる。例えば、モバイルではパワーマネジメントに重視した構成、デスクトップではパフォーマンスに重視した構成、サーバーではワークロードに重視した構成に変更できる。

Nehalemは初のコンフィギュラブルなアーキテクチャを採用 コアは8つまで、仮想マルチスレッディング搭載、メモリコントローラまたはグラフィックスコントローラを接続するためのシリアルインターコネクト装備などがポイント

 また、CoreマイクロアーキテクチャをベースとしたCPUとしては初めてHyper-Threadingと同じような仮想マルチスレッディング機能に対応。これにより1コアで2スレッドを仮想的に同時実行できるようになる。Nehalemでは最大8コアまで搭載可能なため、16スレッドを実行することができるようになる。

 システムレベルでは、共有L2キャッシュをさらに強化し、実行ユニットの近くに配置することにより性能の最適化を図る。また、性能とパワーマネジメントの強化も図るとしている。

 また、CPU内部に新たに超高速なシリアルインターコネクトを追加する。市場セグメントごとにシリアルインターコネクトの数は変わるが、1〜4つ程度になるという。

 シリアルインターコネクトには、メモリコントローラを繋げられ、バスを短縮させることでK8のようにメモリアクセス性能の向上を図る。また、接続するメモリコントローラは可変のため、市場セグメントごとに異なるメモリにも対応できるという。

 加えて、このシリアルインターコネクトに接続するグラフィックス機能もオプションで用意される。これによりサーバーやモバイル用途でのグラフィックス機能の実現がより容易になるとしている。

□Intelのホームページ(英文)
http://www.intel.com/
□ニュースリリース(英文)
http://www.intel.com/pressroom/archive/releases/20070328fact.htm
□関連記事
【2月6日】【海外】45nmプロセスの利点を活かすIntelの次世代CPU「Penryn」
http://pc.watch.impress.co.jp/docs/2007/0206/kaigai334.htm
【1月29日】Intel、45nmプロセスの次期CPU「Penryn」の試作に成功
http://pc.watch.impress.co.jp/docs/2007/0129/intel.htm
【2006年6月8日】「CPU市場にオープンな競争を」
http://pc.watch.impress.co.jp/docs/2006/0608/amd.htm

(2007年3月29日)

[Reported by ryu@impress.co.jp]

【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
お問い合わせに対して、個別にご回答はいたしません。

Copyright (c)2007 Impress Watch Corporation, an Impress Group company. All rights reserved.