●DPサーバー向け情報を公開 グローバルイベントとしては初の海外開催となった北京での「IDF 2007 Spring」では、当然のことながらサーバープラットフォームに関する情報も公開された。中でも注目されるのは、最も数量の出るDPサーバー分野だろう。 現在、IntelのDPサーバー向けプラットフォームは、上位のIntel 5000X(Blackford)チップセットを用いたBensleyプラットフォームと、その下位版にあたるIntel 5000P/V/Z(Blackford-VS)チップセットを用いたプラットフォームの2つに分けられる。今回のIDFでは、両方の後継となるプラットフォームが、従来とは異なる形で登場することが明らかにされた。 これまではチップセットの型番でも明らかなように、上位と下位のプラットフォームは類似性が高かった。実際、BlackfordとBlackford-VSの差は、MCH(North Bridge)がサポート可能なPCI Expressのレーン数やメモリチャネル数の違いといった量的なもので、質的な差、技術的な差は最小限にとどめられていた。しかし、2007年後半に登場するプラットフォームでは、2つのプラットフォームには明快な違いが見られる。 このうち上位版となるStoakleyプラットフォームは、Seaburgチップセット、Gigabit Ethernet PHYチップのGilgalで構成され、現行のXeon 5100番台(Woodcrest)と5300番台(Clovertown)に加え、45nmプロセスによるクアッドコアプロセッサ(Harpertown)とデュアルコアプロセッサ(Wolfdale-DP)に対応する。中身は従来のBensleyプラットフォームの正常進化版ともいえる構成だ。すなわち、4チャンネルのFB-DIMMメモリチャネル、サーバー用のICH(631xESBおよび632xESB)、FSB負荷を低減するスヌープフィルタの内蔵といった点は変わらない。 ただしそれぞれの能力は強化されており、最大メモリ搭載量が128GBに増大すると同時に物理アドレスのサポートが38bitに拡張されている。搭載可能メモリ量が拡張されたことに合わせ、キャッシュタグをチップセット側にも持つことで不要なスヌープ動作を削減し、FSBトラフィックを減らすスヌープフィルタも、16MBから24MBに増量されている。 PCI Expressもデータレートが2.5Gbpsの第1世代PCI Expressレーンが32レーンから44レーンに増強され、新たに5Gbpsの第2世代PCI Expressが32レーン分利用可能になった(16レーンのスロット2本分としてグラフィックスに用いることが想定されている)。また仮想化技術であるVT-dのサポート、I/Oアクセラレーション技術であるIOAT2のサポートが、それぞれ新しく追加される。
16レーンのスロットをサポートすることでも明らかなように、Stoakleyプラットフォームはワークステーション用途にも用いられる。おそらく次世代のMac ProもこのStoakleyプラットフォームを用いることになるだろう。また、エンスージャスト向けにStoakleyプラットフォームをベースにしたデュアルプロセッサプラットフォーム「Skulltrail」を提供する構想も明らかになっている。 一方、Blackford-VSを用いたバリューサーバー向けプラットフォームの後継としては、Cranberry Lakeプラットフォームが提供される。Cranberry Lakeプラットフォームが対応するプロセッサはStoakleyと同一で、現行のデュアル/クアッドコアプロセッサと次世代の45nmプロセスプロセッサに対応する。 最大の違いはチップセットのSan Clemente MCHにある。San Clementeチップセットは、FB-DIMMメモリではなく通常のDDR2メモリ対応となるほか、ICHもデスクトップPCと同じICH9Rを用いる。FB-DIMMを外すことで、コストと熱では有利になるものの、メモリ搭載量は抑えられてしまう。かなりコストを念頭においた構成になっていると同時に、消費電力を抑えることも意識したのだろう。さらに第2世代PCI Expressのサポートも見送られており、エントリーサーバーやブレードサーバーといった用途を想定したものと考えられる。現行のBlackfordチップセットを用いたプラットフォームに比べて、上位と下位の差別化がハッキリしたとも言えるだろう。
これらDPサーバー向けプラットフォームに加え、4wayのMPサーバープラットフォーム、Canelandについても紹介された。MPサーバープラットフォームは、現在唯一NetBurstマイクロアーキテクチャが残るセグメントであり、AMDに対する性能差が残る分野だ。それもあってか、Canelandについては、すでに一定の情報が公開されており、チップセットのClarksboroを含め、それほど目新しい話はなかった。 目新しい部分があるとすれば、MPサーバー向けのCoreマイクロアーキテクチャプロセッサであるTigertonに、これまで知られてきたクアッドコア版以外に、デュアルコア版(デュアルコアTigerton)が用意されることだろう。クアッドコアのTigertonは、DPサーバー向けクアッドコアプロセッサであるClovertown同様、L2キャッシュを共有するデュアルコアダイを2枚用いた構成になると言われている。
DP版サーバー向けデュアルコアプロセッサであるWoodcrestは、Clovertownのダイを1枚にしたものだが、MP版のデュアルコアTigertonは、構成が異なる。上の図を見る限り、4MBの専用L2キャッシュを持つシングルコアダイを2枚封入したものであるようだ(デュアルコアダイの片側を無効にしたものとも考えられる)。その狙いとしてIntelは、メモリの帯域に依存したアプリケーション用としており、HPC分野のような用途を想定したものと思われる。 こうしたx86サイドの動きに比べて、話題が少なかったのはItanium 2に関してだ。初日に行なわれたPat Gelsinger副社長のキーノートでも、スライド1枚で紹介されたのみ。来年(2008年)登場するTukwilaで、Xeonプロセッサと共通のインターフェイス(CSI)を採用するまで、Intelサイドに大きな動きがないこともその一因だろう。今年(2007年)登場するMontvaleは現行Montecito(90nm)の65nmプロセスへのシュリンクが主で、Intelから新しいチップセットなどが投入される予定はない。プラットフォームの主役がOEMである点が、IDFでの話題に乏しかった理由の1つだと思われる。
□IDF 2007のホームページ(英文) (2007年4月26日) [Reported by 元麻布春男]
【PC Watchホームページ】
|