■後藤弘茂のWeekly海外ニュース■ AMDがプロセス技術で水を開けられていた理由

●65nmからIBMと共同でプロセスを開発

AMDのDaryl Ostrander(ダリル・オストランダー)氏

　AMDは、過去5年、新プロセス技術の立ち上げではIntelに差を開けられていた。しかし、今後はプロセス技術開発を加速し、プロセスでもIntelと戦えるようにしようとしている。AMDで製造・テクノロジを担当するDaryl Ostrander(ダリル・オストランダー)氏(Senior Vice President, Manufacturering and Technology, AMD)は次のように説明する。

　「65nmプロセスはオントラックで進んでおり、45nm以降も計画通りだ。現在のフォーカスは65nmで、アグレッシブに進めており、2006年後半にはウエハを出荷する予定だ。2007年第3四半期までには、(90nmから)65nmプロセスへの移行(の完了)を行なう。45nmテクノロジの導入も、2008年半ばに予定している」

　AMDのプロセス技術ロードマップは、130nm SOI(Silicon-on-Insulater)プロセスのあたりから、大幅に計画からずれており、こうした計画も疑問符がつくかもしれない。しかし、今回のAMDには勝算がある。それは、半導体業界のテクノロジリーダーの一角であるIBMとのアライアンスでプロセス開発を進める体制に切り替えたからだ。

　65nmプロセスから始まったIBMとの共同開発は延長され、22nmプロセス、2011年までの契約となっている。先端プロセスの開発には膨大なコストがかかり、タイムツーマーケットで導入することが難しくなりつつある。そのため、半導体業界ではプロセス開発のアライアンス化が進んでおり、IBMもAMDの他、ソニー/ソニー・コンピューターエンタテインメント(SCEI)や東芝と共同開発を行なっている。孤高に近い開発体制で独走するIntelに対して、IBMを中心としたアライアンスはもう1つの極になりつつある。

　共同開発は、各社にプロセス開発負担を軽減させ、Fabのプロセス立ち上げのコストを下げ、最終的にはチップコストを下げる。また、技術交流により、より優れたプロセス技術や製造技術の開発や導入を可能にしている。IBMとAMDの例で言うと「IBMは当社の優れた歩留まり向上技術を導入することができた」(Ostrander氏)という。

　共同の結果、AMDはIBMとコモンテクノロジプラットフォームを共有する。つまり、両社のプロセスの基本的なフィーチャを揃えて、共通性を持たせるようにする。2004年11月のAMDの説明では、IBMと提携する各社がプロセスのコモンベースラインを共有し、各社がそれぞれのレシピで各社のFabに移植すると説明していた。しかし、現在は、共同開発が、より深い内容になりつつあるようだ。

　「IBMとの共同開発では、さらに共通化を進めることをゴールとしている。現在の65nmプロセスでもかなりの共通性があるが、まだセルの設計などいくつかの部分に違いがある。しかし、45nmプロセスになると、違いはより少なくなる。32nmプロセスになると、全ての側面で完全に同一になる」とOstrander氏は語る。

　プロセスのより進んだ共通化は、ツールやレシピ、経験の共有化につながり、新技術の導入や歩留まりの向上を容易にする。また、相互のFab間での製造委託が容易になり、製造のアロケーションが簡単になる。AMDにとっては、将来にわたってプラスに働く。

●苦境にあえいだAMDの130nmから90nmプロセス

　IBMとの共同開発がスタートするまで、AMDはプロセス技術では厳しい状況にあった。それを顕著に示すのは、AMDのプロセス技術の立ち上げと生産量の推移だ。

　半導体業界は、現在、2年に一度プロセスノードを微細化するサイクルで進んでいる。AMDのこれまでのプロセス技術ロードマップは、そのサイクルよりずるずると遅れていた。各プロセス技術を使った製品の発表サイクルを見ると次のようになる。

AMDのプロセス技術&Fab推定ロードマップ (別ウィンドウで開きます) PDF版はこちら

　180nmプロセスのCPU発表では、AMDはIntelに対して1四半期差に迫った。しかし、130nmプロセス以降は、新プロセスのCPU発表がどんどん遅れ、Intelに引き離されつつある。65nmプロセスでも3四半期以上の差が開くと見られる。

AMDの説明会で示されたプロセス移行のチャート

　各プロセス世代の製品ローンチが遅れただけではない。各プロセスでの生産量の移行では、さらに大きなギャップが開いている。右が、AMDの説明会で示されたプロセス移行のチャートだ。横軸がいまいちはっきりしないのでわかりにくいかもしれないが、130nmの製造が100%になるのが2002年の第3四半期、130nmと90nmが交差するのが2004年末といった、過去のAMDの発表したポイントがわかれば簡単に推測することができる。

　AMDの2002年のAnalyst Meeting時の計画では、90nmプロセスへの移行は、130nmプロセス移行が完了してから2年後の2004年第2四半期までに終える計画だった。ところが、2004年末でも90nmは50%程度で、90nmプロセスへ100%移行できたのは2005年に入ってから。130nmから90nmの移行では、100%の移行のフェイズを比較すると2年8カ月ほどかかってしまっている。AMDのCPUは、なかなか90nmへと移行しなかったが、チャートでもそれが裏付けられている。90nmではIntelも手こずって2四半期ほど計画がずれたが、AMDはもっとずれ込んでいた。

　90nmから65nmへの移行も、完全に移行するのが2007年第3四半期とすると、2年サイクルよりちょっとだけ長い。つまり、AMDのプロセス移行サイクルが、業界のトレンドより長くかかっているために、Intelに引き離されつつあった。

●開発パートナー探しの難航がプロセスの遅れに

　AMDのプロセスロードマップの遅れは、IBM提携以前のプロセス技術開発体制にあった。Ostrander氏は、これまで遅れ続けた理由を次のように説明する。

　「オールドAMDとニューAMDを比較するつもりはないが、オールドAMDは(プロセス技術の)開発パートナを変えようとし、実際、MotorolaからIBMへと変えた。その変更が、130nmから90nmへの移行を遅らせた。90nmから65nmでは、我々はFab 36を加えた。そのため、新Fabでの技術開発に時間が必要だった。65nmまではこうした理由があった。しかし、(阻害要因のない)45nmでは、我々はIntelと平行(Parallel)に到達できるだろうと言いたい」

　AMDは、元々Motorolaとプロセス技術の開発で提携していた。180nmと130nmはMotorolaとの提携で開発を成功させたが、Motorolaがロジックプロセスのリーダーとしての力を失いつつあったため、AMDは別なパートナーを探すことを迫られた。一時は、台湾ファウンドリUMCとプロセス技術を含めた提携を行なったが、これは中断。最終的にIBMをパートナーにした。つまり、Motorolaとの提携からIBMに落ち着くまで紆余曲折があり、それがプロセス開発の遅れに影響したというわけだ。

AMDの説明会で示された生産歩留まりのチャート

　また、上に示したプロセス移行のチャートではわかりにくいが、AMDは130nmのSOIプロセスの立ち上げでもつまづいている。これは右の歩留まりのチャートを見ると歴然としている。

　縦軸が歩留まりで、点線が成熟した歩留まりのライン、横軸が生産量(=時間)だ。AMDの130nmプロセスはSOIとバルクの2タイプがあり、まずバルクを立ち上げ、次にSOIを立ち上げた。見ての通り、130nm SOIは最初は歩留まりがボロボロで、130nmバルクプロセスのレベルに到達するまでしばらくかかっている。

　130nmでは、バルクがK7、SOIがK8で使われていた。そのため、130nm SOIの立ち上げの遅れは、K8の立ち上げの遅れとなり、AMDにとってかなりの痛手となった。AMDが、当初2002年中を予定していたK8の発表を、2003年春にOpteron、2003年秋にAthlon 64と大幅に後退させた理由はここにあった。

　「初期の130nm SOIが遅れた理由は、非常にシンプルだ。それまでSOIをやったことがなかったからだ。それ(130nm SOI)である程度学んだ。また、私が、IBMとの関係を個人的にプッシュしたのも、(SOIについて)より早く学ぶためだ」とOstrander氏は説明する。

　AMDがSOIを導入した時点では、SOIはまだ目新しい技術で、技術蓄積が少なかったためAMDは苦戦した。AMDはK8のパフォーマンス効率を高めるためにリスクを冒したわけだが、それは裏目に出てしまった。

　しかし、Ostrander氏が指摘するように、現在では、IBMとの提携がこの点でもプラスに働いていると推定される。IBMはSOIのパイオニアで特許関係も押さえており、技術蓄積があるからだ。

　もっとも、130～90nmプロセスで、もたついた割にはAMDは健闘した。通常、ライバルに肝心のプロセス技術で差をつけられればパフォーマンスで差を広げられてしまう。しかし、Ostrander氏は「遅れた割には、いい結果を出せたと考えている」と言う。

　その理由の1つは、AMDのK8系の設計の優秀性だが、Intel側の事情もAMDを助けた。AMDにとっては幸いなことに、消費電力の増大から、Intel CPUが130nm以降はプロセス微細化によるトランジスタ高速化をフルに活かすことができなくなったからだ。プロセスの微細化が、Intelにとってパフォーマンス向上をもたらさないため、Intelはプロセス技術で先行しても、コスト以上の利点を見いだしにくい状況にあった。

　いずれにせよ、AMDはIBMというパートナーのおかげで、今後はプロセス開発での不安要因はかなり減る。そのため、45nmからはフルスロットルでプロセスでもIntelを追いかける。もっとも、Ostrander氏は慎重に言葉を選んでおり、決して追いつくとは言っていない。パラレルになると言っており、現在のようにズレが広がるのを止めるという意味にも取れる。

●トランジスタの革新で高速化を図るAMD

　CPU向けのプロセス技術では、現在、リーク電流を抑えながらトランジスタを高速化することが最大の焦点となっている。そのために、AMDは、現在、歪みシリコン(Strained Silicon)技術を使い、トランジスタのチャネルの移動度を高めるテクニックにフォーカスしている。これは、AMDだけでなく、Intelなど他のロジックベンダーも取り組んでおり、いかに歪みシリコン技術を改良するかが、65nmプロセスに渡っての1つの焦点になりつつある。

第2世代、第3世代の歪みシリコンの開発

　AMDは、現在は第2世代と彼らが呼ぶ歪みシリコン技術を使っている。これは、デュアルストレスライナ(Dual Stress Liner:DSL)とストレスメモライゼーション(SMT:Stress Memorization Technology)を使うもので、通常のトランジスタと比べて同一リーク電流で24%の高速化が達成できたという。現在は2005年12月のIEDM(International Electron Devices Meeting)で発表した第3世代の歪みシリコン技術の導入を進めている。これは、DSL、SMTに加えて埋め込みシリコンゲルマニウム(Embedded Silicon-Germanium:SiGe)をpチャネル使う。同リーク電流時に42%の性能アップが見込めるという。簡単に言うと、同消費電力でCPUクロックをより引き上げることができるように、トランジスタの改良を続けているということだ。

　第3世代の歪みシリコントランジスタはすでに実際の製造に成功しており、「2007年第1四半期に出荷する65nmのトランジスタは第3世代になるだろう」(Ostrander氏)という。

　面白いのは、AMDがこうしたトランジスタの革新を、プロセスノードの切り替えに同期させない点だ。これまでの通例だと、プロセスノードを切り替える時に、トランジスタの構造や素材も変える。例えば、130nmから90nmに切り替える際に、歪みシリコンを導入するといったように。しかし、AMDは90nmプロセス以降は、同じプロセスノードの中でトランジスタを数段階進化させる。

　「我々は、1年に2～3の(トランジスタの)テクノロジノードを更新している。その度に製造装置に新しいピースを加え、数%、あるいは20%といった性能向上を果たしている。2年毎のノード世代に合わせた刷新ではなく、(トランジスタの)継続的な改良を行なっている」とOstrander氏は説明する。

　AMDはこの方式に「CTI(Continuous Transistor Improvement)」という名前までわざわざつけている。90nmプロセスでは9テクノロジノードまでの改良を予定している。つまり、同じ90nmプロセスでも、実際にはトランジスタ性能は8回も改良されることになる。具体的には、ノード6がDSLを使った第2世代で、ノード8で埋め込みSiGeを使う第3世代となり、ノード9ではさらにSiGeを改良する。歪みシリコンのストレスを強め、チャネル移動量を増やす方向へと押し進めている。

　そして、65nmプロセスの最初のトランジスタも、このノード9トランジスタを使う。「90nmプロセスの最後のトランジスタは、65nmプロセスの最初のトランジスタと同じになる。そのため、プロセス移行がスムーズにできる」と日本AMDの鈴木屹氏(品質保証部部長)は説明する。

　AMDは、この方式にも「STT(Shared Transistor Technology)」というもっともらしい名前をつけている。Intelの命名癖を見習い始めたのかもしれない。

CTI(Continuous Transistor Improvement)モデルの説明	CTIとSTT

CTIを利用し、トランジスタの性能と電力効率を最大限に引き出す	CTIとSTTにより、プロセス技術の移行が迅速に

●プロセスの微細化では速くならないトランジスタ

　実際には、AMDのこうした動きは、ある程度業界全体のトレンドを反映している。それは、「プロセスの微細化＝トランジスタの高速化」ではなくなったことだ。

　以前は、プロセスノードが1世代進むとトランジスタもスケールダウンし、その結果ゲート長が短くなりトランジスタの性能が自動的に上がった。ところが、現在はトランジスタが小さくなりすぎたために、トランジスタが縮小するとリーク電流が増えてしまい、それを抑制しようとすると高速化ができない。つまり、プロセスの微細化が、トランジスタの高速化にダイレクトにはつながらなくなってしまった。そこで、歪みシリコンなどの技術を使うことで、リーク電流を抑えながらトランジスタを高速化する必要が出てきた。

　つまり、今では、「プロセスの微細化の結果トランジスタが高速化する」のではなく、「プロセスの微細化に合わせてトランジスタ高速化の技術を開発する」ようになっている。そのため、AMDのように小刻みに改良トランジスタ技術を導入する方法もありというわけだ。もちろん、製造上の不要なリスクを避けようとするなら、トランジスタを変更したら、同じプロセスノードではせいぜい1～2回程度の改良に留める方がいい。例えば、Intelは、これまでは、AMDほどアグレッシブなトランジスタ構造の改革は行なっていない(ただし、Intelも90nmは途中でかなり改良しており初期と後期では大きく性能が異なる)。

　Ostrander氏は、AMDがアグレッシブなトランジスタ改良を行なう理由を次のように説明する。「我々はIntelのように保守的ではない。Intelに追いつくためには、どうしなければならないか考えた上で、この方式を取った」。

　もっとも、厳密に言えば、プロセスノードが異なるのにトランジスタが同じというのは変な話だ。プロセスノードが異なれば、ゲート長やゲート酸化膜厚なども違ってきてしまう。もし90nmと完全に同じトランジスタを使うなら、それは65nmとは呼べないだろう。Ostrander氏は、それについては次のように説明する。

　「(65nmプロセスで)いくつかの要素は確かに変わる。しかし、それ以外のDSLやSiGeといった要素はすでに前のプロセスで導入している。もちろん65nmへの移植で多少の変更は必要だが。65nmへの移行で変わるのは、比較的マイナーな要素に過ぎず、非常に簡単に対応できる」。

　つまり、厳密に言えば、90nmの最後のトランジスタと同じ技術を、65nmのトランジスタにも移植するという話だ。現在では、トランジスタにはさまざまな技術が使われているため、プロセスの移行で変更される要素は相対的に小さいというわけだ。

　AMDのこうしたプロセス&トランジスタ技術開発体制がCPU製品に与える影響は明瞭だ。それは、AMD CPUでは、プロセス移行が性能の大きなジャンプにならないことだ。プロセスの進化と同期してトランジスタが高速化されないため、プロセスの切り替わりでCPUが大幅に高速化される要素が少ない。しかし、1つのプロセスノードの中で継続的にトランジスタが高速化するため、同じプロセスでも漸進的に性能が上がる可能性が高くなる。

□関連記事
【4月24日】【海外】CPUコアの設計が一新される65nm版K8
http://pc.watch.impress.co.jp/docs/2006/0424/kaigai263.htm
【4月18日】2008年に年間1億プロセッサの製造を目論むAMDの製造手法
http://pc.watch.impress.co.jp/docs/2006/0418/amd.htm
【3月14日】【海外】65nmプロセスとクアッドコア、新コアが押し寄せるAMD
http://pc.watch.impress.co.jp/docs/2006/0314/kaigai251.htm

□バックナンバー

(2006年4月25日)

[Reported by 後藤 弘茂(Hiroshige Goto)]