後藤弘茂のWeekly海外ニュース

65nmプロセスとクアッドコア、新コアが押し寄せるAMD




●ネイティブクアッドコアを準備するAMD

 AMDは、先週前半(3月6日〜8日)に、米サンフランシスコで報道関係者向けの個別ブリーフィングを開催。クアッドコアやその先のロードマップについての説明も行なった。

ブレント・カービー氏

 AMDは2007年にサーバー向けクアッドコア製品をリリースする。AMDのBrent Kerby(ブレント・カービー)氏(Product Marketing Manager, Server and Workstation Marketing, Microprocessor Solutions Sector)は次のように説明する。

 「クアッドコア製品は、Santa Rosaと同じインフラ、つまり、同じプラットフォーム同じソケットで、2007年に利用できるようになる。TDPについてはまだ言えないが、Santa Rosaのインフラを拡張することで、熱的にもクアッドコアに対応できる」とKerby氏は語る。

 Intelも、AMD同様に2007年に、Conroe(コンロー)のダイ(半導体本体)を2個組み合わせたクアッドコアCPU「Clovertown(クローバタウン)」を投入する。Intelのマルチダイ型クアッドコアに対しては、Kerby氏は次のように指摘する。「我々の製品は“ネイティブクアッドコア”になる。Intelの、2個のダイを載せるマルチチップモジュールに対しては、ネイティブクアッドコアの方が有利だ。1つは消費電力で、2つのダイによる無駄な電力消費が生じるため効率が悪くなる。また、キャッシュのコヒーレンシをバスを介して保たねばならないため性能面でも非効率だ」

 AMDの言う“ネイティブ”という意味は、CPUダイの上で、4個のCPUコアがアービターを介してバスに接続された構成を示すと見られる。Intelは、クアッドコアをサーバーだけでなく、ハイエンドデスクトップにも比較的早期に投入する。しかし、AMDは「まずサーバーが先。ユーセージを考えてもそうなる。デスクトップとモバイルにクアッドコアが来るのはその次になる」とAMDのTeresa de Onis(テレサ・デ・オーニス)氏(Desktop Product and Brand Manager, Microprocessor Solutions Sector)は言う。

●65nmプロセスでは、Rev. Gをまず投入

 AMD CPUは、2007年には65nmプロセスへの移行を始める。「65nmプロセスの製造開始は今年末。製品が量産出荷されるのは2007年となる」とKerby氏は言う。クアッドコアも、おそらく65nmプロセスになると推測される。

 AMDは、プロセス開発のパートナー探しなどが錯綜した影響からか、90nmから65nm世代への移行に時間がかかっている。通常は2年サイクルのところが、今回は3年近いブランクが開く。90nmプロセスの次期リビジョンK8「Revision F(Rev. F:レヴエフ)」は、本来、65nmプロセス製品が登場するはずの時期に位置しており、プロセス移行が遅れたためのリリーフという見方もできる。

 AMDは、65nm世代では、90nmのRev. Fの微細化版と言われる「Revision G(Rev. G)」をまず投入する。新プロセスには、枯れたCPUコアの製品を投入するのが穏当な戦略だ。さらに、AMDは、Rev. Gに続けて、65nmプロセスで2007年後半に新CPUコアの製品も投入する。新コアのデスクトップ版CPUは「Greyhound(グレイハウンド)」と呼ばれるという情報があるが、これはまだ確認が取れていない。

AMD CPUのダイサイズ移行図(一部推定)
PDF版はこちら

 AMDは、サーバーとデスクトップPC、モバイルの3分野で新コアを導入する。これらは「同じようなコア(similar core)を共有する」とAMDのKerby氏はいう。つまり、サーバーとモバイルで異なるCPUコアを導入するわけではない。

 AMDは、新CPUコアについては、まだほとんど内容を明らかにしてない。2007年のAMDのCPUコアのアーキテクチャは、現行のK8アーキテクチャの拡張版「K8L」になると言われている。AMDは、モバイル向けの新CPUコアでは電力効率が上がると以前説明しており、Kerby氏はサーバー分野の将来製品でも電力効率を上げることに注力するとコメントした。

 新CPUコアでは、CPU回りのキャッシュやインターフェイスも変わる。サーバー向けでは大容量L3キャッシュの搭載も行なわれる。また、新CPUコアに実装される新インターフェイス「HyperTransport 3.0」では、データ帯域が上がるだけでなく、I/O仮想化を容易にするための機能拡張などが行なわれることをKerby氏は認めた。HyperTransport 3.0の段階で、再びCPUソケットが変更になる可能性が高い。実際、新CPUコアの世代では、Socket M3と呼ばれるソケットになるとも言われている。

 新コアについては、今年(2006年)第2四半期中に、概要が明かされる予定という。

 AMDは、クアッドコアの先も、CPUコア数を増やして行く計画だ。現在のクエスチョンは、CPUコアが増えた時に、その並列性を利用できるだけのスレッド並列性が得られるかどうかだ。十分な数のスレッドが同時に走らないと、増えたCPUコアを使い切ることができない。「スレッド並列性は、仮想化技術が変えると思う。それぞれのVMの上で複数のスレッドが走るため、より多くの並列性が得られるようになるだろう」とKerby氏は言う。

●FB-DIMMは第2世代からサポート

 AMDは、サーバー向けのRev. F用新ソケット「Socket F」でDDR2 Registered DIMM(RDIMM)をサポートする。そのため、JEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)の中で、AMDはDDR2 RDIMM規格の高速化を引っ張っている。サーバー用メモリを「FB-DIMM」へと移行させようとするIntelとは対照的な戦略を取る。

 AMDは、当初から第1世代の「FB-DIMM Gen 1」には対応しない方針を固めていたという。あるDRAM業界関係者は、AMDに2004年の後半頃、FB-DIMM 1には関心がないと言われたと語る。FB-DIMMの規格化では、IntelとAMDがJEDECで壮絶な対決を繰り返したと言われており、確執もある。

 FB-DIMMの最大の利点は、1チャネルに接続できるDIMM枚数の増加によるメモリ搭載量の増大だ。しかし、AMDアーキテクチャの場合、MP構成のCPU個数が増えるにつれて、メモリ搭載量がスケーラブルに増加する。そのため、FB-DIMMへと急ぐ理由はあまりない。

 また、AMDはDDR2 RDIMMを、FB-DIMMに対する大きなアドバンテージと見なしている。FB-DIMMでは、DIMM上にバッファチップ「AMB(Advanced Memory Buffer)」を搭載する。そのため、アクセスレイテンシが長くなり、消費電力も上がる。特に、現在の世代のAMBは、消費電力が高い(AMDは最も高いAMBで6Wと主張する)。IntelのXeon系CPUでは、DP向けデュアルコアCPUの通常版は、FB-DIMM対応のチップセットでしか対応しない。そのため、対Intelでは、メモリを含めたシステム全体の消費電力の違いをアピールしている。

 これは、IntelがCore MicroarchitectureのDP向けCPU「Woodcrest(ウッドクレスト)」に移行すると、TDPが80Wへと一気に下がることを意識しての戦略と見られる。Woodcrestの登場で、CPU単体の消費電力では、IntelがAMDを下回るようになるが、システム全体の消費電力ではAMDの方が有利であると謳うと推測される。

 もっとも、これはAMDが今後もFB-DIMMを採用しないことを意味するわけではない。複数のソースが、AMDが「FB-DIMM Gen 2」で対応する方針だと伝えている。

 「DRAMベンダーとAMBベンダーが、AMBの電力問題の解決に注力していることは知っている。我々は、その結果を注目している。そうした努力の結果を見て、次世代を採用するかどうかの決定を下すだろう」とKerby氏は説明する。

 以前の記事で、AMDがDRAMインターフェイスの統合アーキテクチャを変更、DRAMインターフェイスをCPUと分離する可能性について書いた。これについて、Kerby氏は「今のところ、そうしたプランはない」と否定する。しかし、主にDRAM業界系の複数のソースから、AMDがDRAMインターフェイスの分離を検討または計画しているとの情報が入っている。AMDの内部でメモリインターフェイスアーキテクチャを担当しているセクションでは、そうした検討が先行して進んでいる可能性がある。

●K10とヘテロジニアスマルチコアの行方

 また、登場時期が不明の次世代CPUコア「K10」については「先の先の(furture furture)製品についてのコメントは、まだできない」とAMDのKerby氏は語り、2007年コアの後になることを示唆した。

 AMDの内部では、CPUアーキテクトチームの再編が進んでいる模様で、K10世代のアーキテクチャは、K7/K8とは大きく異なるものになる可能性が高い。

 IntelのJustin R. Rattner(ジャスティン・R・ラトナー)氏(Intel Senior Fellow, Cheif Technology Officer, Corporate Technology Group)は、次のように観測を語っていた。

 「おそらく、将来、AMDのCPUはここからがIBMの流れを汲むアーキテクチャだと指摘できるようになるだろう。AMDがIBMのアーキテクト達を引き入れたからだ。各デザインチームの設計には特徴があり、例えば、旧DECのアーキテクトによって作られたAMDのCPU(K7/K8)は明確にわかる。Alphaと非常に似ている。しかし、異なる背景の2つの設計チームの融合は難しい。常にチャレンジとなる」

 また、AMDは、将来のマルチコアCPUで、特定用途向けプロセッサを加えたヘテロジニアス(Heterogeneous:異種混合)マルチコア型のCPUアーキテクチャも検討している。TCPオフロードエンジンやベクタ演算プロセッサを、汎用CPUコアと混載するプランだ。

 「我々のチーフアーキテクト達は、さまざまなタイプの高速化テクニックの可能性を検討している。例えば、TCPオフローディングのような。こうしたテクニックを導入しても不思議はない。ただし、特定用途プロセッサの混載では、選択を慎重に行なう必要がある。例えば、ベクタ演算はサーバーでは重要ではない。また、コードのバックワードとフォワード、両方向の互換性を保つ必要もある」とAMDのKerby氏はコメントする。

 命令セットの互換性を完全に保ちつつ、特定処理をアクセラレートするプロセッサを実装するプランを検討しているようだ。また、CPUの市場セグメントによって、実装するプロセッサを変えることも検討している可能性もある。

 ヘテロジニアスマルチコアは、Intelも検討している。IntelのRattner氏は2005年11月に来日した際に、Intelが研究している「Many-core(メニイコア)」プロセッサは、命令セットアーキテクチャ(ISA:Instruction Set Architecture)はホモジニアス(Homogeneous:均質)を保つが、CPUコア自体はヘテロジニアス型の実装を取る可能性を語った。命令セットは同じだが、シングルスレッド性能を追求する大型のCPUコアと、マルチスレッド性能を重視する小型のCPUコアを混載するという。

 しかし、IntelのMany-coreとAMDの構想には、相違がある。IntelのRattner氏は次のように指摘する。

 「AMDの考えているプランは、おそらく我々が考えているのものとは性格が異なる。AMDのプランは、汎用コアのまわりに特定用途向けの専用コアをくっつけるようなイメージだ。我々のプランはもっと汎用的なコアだ。だが、AMDも具体的に設計を進めているというより、まだ研究の段階だろう」

 CPU開発競争を繰り広げるAMDとIntel。アーキテクトたちは、10コア以上をワンチップ搭載する時代の競争をスタートさせている。

□関連記事
【2月8日】【海外】AMDが次期K8「Revision F」の概要を発表
http://pc.watch.impress.co.jp/docs/2006/0208/kaigai240.htm
【2月6日】【海外】IBMとの共同開発で変わるAMDのCPU
http://pc.watch.impress.co.jp/docs/2006/0206/kaigai239.htm
【2月2日】【海外】謎が多いK10アーキテクチャの方向性
http://pc.watch.impress.co.jp/docs/2006/0202/kaigai238.htm
【1月30日】【海外】ヘテロジニアスマルチコアも視野に入れたAMD
http://pc.watch.impress.co.jp/docs/2006/0130/kaigai237.htm

バックナンバー

(2006年3月14日)

[Reported by 後藤 弘茂(Hiroshige Goto)]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp ご質問に対して、個別にご回答はいたしません

Copyright (c) 2006 Impress Watch Corporation, an Impress Group company. All rights reserved.